2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理題庫

2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理題庫卷I一.歷年考點(diǎn)試題黑鉆版(共50題)1.以下說法錯(cuò)誤的是______。A.硬盤是外部設(shè)備B.軟件的功能與硬件的功能在邏輯上是等效的C.硬件實(shí)現(xiàn)的功能一般比軟件實(shí)現(xiàn)具有更高的執(zhí)行速度D.軟件的功能不能用硬件取代2.啟動(dòng)一次DMA傳送，外設(shè)和主機(jī)之間將完成一個(gè)______的數(shù)據(jù)傳送。A.字節(jié)B.字C.總線寬度D.數(shù)據(jù)塊3.操作系統(tǒng)最早出現(xiàn)在______。A.電子管時(shí)代B.晶體管時(shí)代C.中小規(guī)模集成電路時(shí)代D.超大規(guī)模集成電路時(shí)代4.8片74181和2片74182可以組成

。A.組內(nèi)并行進(jìn)位，組間串行進(jìn)位的32位ALUB.二級(jí)先進(jìn)位結(jié)構(gòu)的32位ALUC.組內(nèi)并行進(jìn)位，組間串行進(jìn)位的16位ALUD.三級(jí)先進(jìn)位結(jié)構(gòu)的32位ALU5.CPU響應(yīng)DMA請(qǐng)求的條件是當(dāng)前______執(zhí)行完。A.時(shí)鐘周期B.總線周期C.硬件和軟件D.固件6.下列有關(guān)微指令格式的描述中，錯(cuò)誤的是______。A.相對(duì)于直接編碼(控制)方式，字段直接編碼方式的控存利用率更高B.相對(duì)于字段直接編碼方式，直接編碼(控制)方式的執(zhí)行速度更快C.相對(duì)于斷定法(下址字段法)，采用增量計(jì)數(shù)器法的微指令格式更短D.相對(duì)于水平型微指令，一條垂直型指令中包含的微命令更多7.在指令格式中，采用擴(kuò)展操作碼設(shè)計(jì)方案的目的是______。A.減少指令字長度B.增加指令字長度C.保持指令字長度不變而增加指令的數(shù)量D.保持指令字長度不變而增加尋址空間8.控制器應(yīng)具備的功能有

。A.操作控制B.算術(shù)運(yùn)算C.時(shí)間控制D.邏輯運(yùn)算9.下例部件中屬于執(zhí)行部件的是______。

Ⅰ．控制器

Ⅱ．存儲(chǔ)器

Ⅲ．運(yùn)算器

Ⅳ．外圍設(shè)備A.Ⅰ、Ⅲ、ⅣB.Ⅱ、Ⅲ、ⅣC.Ⅱ、ⅣD.Ⅰ、Ⅱ、Ⅲ、Ⅳ10.當(dāng)微指令采用分段編碼時(shí)，我們將互斥性微命令______。A.放在同一段中B.用多級(jí)譯碼來區(qū)分C.放在不同段中D.任意存放11.計(jì)算機(jī)中各部件之間的信號(hào)通常通過______傳輸。A.控制總線B.數(shù)據(jù)總線C.地址總線D.以上三種總線12.通道處理器不具備

功能。A.中斷B.DMAC.程序控制D.數(shù)據(jù)運(yùn)算13.偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是______。A.間接尋址B.基址尋址C.相對(duì)尋址D.變址尋址14.下列關(guān)于CPU存取速度的比較中，正確的是______。A.Cache＞內(nèi)存＞寄存器B.Cache＞寄存器＞內(nèi)存C.寄存器＞Cache＞內(nèi)存D.寄存器＞內(nèi)存＞Cache15.下列描述中

是正確的。A.控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果B.一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算5個(gè)單元C.所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成D.以上答案都正確16.采用DMA方式傳遞數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)______。A.指令周期B.時(shí)鐘周期C.機(jī)器周期D.存儲(chǔ)周期17.總線中地址線的作用是______。A.僅僅用于選擇存儲(chǔ)器的某一單元B.僅僅用于選擇I/O設(shè)備接口地址C.用于選擇存儲(chǔ)器的某一單元和I/O設(shè)備接口地址D.以上均不正確18.有一個(gè)主存—Cache層次的存儲(chǔ)器，Cache的存儲(chǔ)周期為15ns，主存的存儲(chǔ)周期為150ns。已知在一段時(shí)間內(nèi)，CPU訪問Cache5000次，訪問主存100次，那么Cache與主存的系統(tǒng)效率為______。A.75%B.83.3%C.98%D.100%19.某指令格式如下所示。

其中M為尋址方式，I為變址寄存器編號(hào)，D為形式地址。若采用先變址后間址的尋址方式，則操作數(shù)的有效地址是______。A.I+DB.(I)+DC.((I)+D)D.((I))+D20.關(guān)于總線的敘述，以下正確的是______。

Ⅰ．總線忙信號(hào)由總線控制器建立

Ⅱ．計(jì)數(shù)器定時(shí)查詢方式不需要總線同意信號(hào)

Ⅲ．鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器查詢方式、獨(dú)立請(qǐng)求方式所需控制線路由少到多排序是：鏈?zhǔn)讲樵兎绞?、?dú)立請(qǐng)求方式、計(jì)數(shù)器查詢方式A.Ⅰ、ⅢB.Ⅱ、ⅢC.只有ⅢD.只有Ⅱ21.下面有關(guān)指令周期的敘述中，錯(cuò)誤的是______。A.指令周期的第一個(gè)機(jī)器周期一定是取指周期B.所有指令的執(zhí)行周期一樣長C.在有間接尋址方式的指令周期中，至少訪問兩次內(nèi)存D.在一條指令執(zhí)行結(jié)束、取下條指令之前查詢是否有中斷發(fā)生22.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為______。A.串行傳輸B.并行傳輸C.同步傳輸D.分時(shí)傳輸23.某計(jì)算機(jī)系統(tǒng)的CPU有20條地址線(A19～A0)，8條數(shù)據(jù)線(D7～DO)和一條控制線，主存按字節(jié)編址，由16KB的ROM和64KB的RAM組成。擬采用8K×4的ROM芯片2片(編號(hào)①、②)，8K×8的ROM芯片1片(編號(hào)③號(hào))，32K×2的RAM芯片4片(編號(hào)④～⑦號(hào))，32K×8的RAM芯片1片(編號(hào)⑧號(hào))。要求：

①、②號(hào)芯片的地址范圍為：18000H～19FFFH

③號(hào)芯片的地址范圍為：F8000H～F9FFFH

④～⑦號(hào)芯片的地址范圍為：98000H～9FFFFH

⑧號(hào)芯片的地址范圍為：B8000H～BFFFFH

給出芯片/芯片組的片選邏輯，并畫出cPu與各存儲(chǔ)芯片的連接圖。24.下列有關(guān)程序編寫和執(zhí)行方面的敘述中，正確的有______。

Ⅰ．可用高級(jí)語言和低級(jí)語言編寫出功能等價(jià)的程序

Ⅱ．匯編語言源程序能在機(jī)器上直接執(zhí)行

Ⅲ．編譯程序員必須了解機(jī)器結(jié)構(gòu)和指令系統(tǒng)

Ⅳ．匯編語言是一種與機(jī)器結(jié)構(gòu)無關(guān)的編程語言A.Ⅰ、ⅡB.Ⅰ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅲ、Ⅳ25.設(shè)機(jī)器數(shù)字長為8位(含1位符號(hào)位在內(nèi))，若[x]補(bǔ)=[x]原，則x的真值的取指范圍為______。A.x＞0B.x≥0C.x≥0和x=-1/2D.x=026.下圖為多重中斷的示意圖，請(qǐng)說明該中斷系統(tǒng)中實(shí)現(xiàn)了幾重中斷，描述此多重中斷的過程。

27.CPU中保存當(dāng)前正在執(zhí)行指令的寄存器是______。A.指令寄存器B.指令譯碼器C.數(shù)據(jù)寄存器D.地址寄存器28.用海明碼來發(fā)現(xiàn)并糾正1位錯(cuò)，信息位為8位，則檢驗(yàn)位的位數(shù)為______。A.1B.3C.4D.829.用4片74181和一片74182相配合，具有______傳遞功能。A.串行進(jìn)位B.組內(nèi)并行進(jìn)位，組間串行進(jìn)位C.組內(nèi)串行進(jìn)位，組間并行進(jìn)位D.組內(nèi)、組間均為并行進(jìn)位30.已知傳送的數(shù)據(jù)M=1100，查表得生成多項(xiàng)式G(X)=X3+X+1，求CRC碼字。31.一個(gè)n+1位整數(shù)x原碼的數(shù)值范圍是______。A.-2n+1＜x＜2n-1B.-2n+1≤x＜2n-1C.-2n+1＜x≤2n-1D.-2n+1≤x≤2n-132.在補(bǔ)碼加法運(yùn)算時(shí)，產(chǎn)生溢出的情況是______。

Ⅰ．兩個(gè)操作數(shù)的符號(hào)位相同，運(yùn)算時(shí)采用單符號(hào)位，結(jié)果的符號(hào)位與操作數(shù)相同

Ⅱ．兩個(gè)操作數(shù)的符號(hào)位相同，運(yùn)算時(shí)采用單符號(hào)位，結(jié)果的符號(hào)位與操作數(shù)不同

Ⅲ．運(yùn)算時(shí)采用單符號(hào)位，結(jié)果的符號(hào)位和最高數(shù)位不同時(shí)產(chǎn)生進(jìn)位

Ⅳ．運(yùn)算時(shí)采用單符號(hào)位，結(jié)果的符號(hào)位和最高數(shù)位同時(shí)產(chǎn)生進(jìn)位

Ⅴ．運(yùn)算時(shí)采用雙符號(hào)位，運(yùn)算結(jié)果的兩個(gè)符號(hào)位相同

Ⅵ．運(yùn)算時(shí)采用雙符號(hào)位，運(yùn)算結(jié)果的兩個(gè)符號(hào)位不同A.Ⅰ，Ⅲ，ⅤB.Ⅱ，Ⅳ，ⅥC.Ⅱ，Ⅲ，ⅥD.Ⅰ，Ⅲ，Ⅵ33.某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長度二進(jìn)制編碼，最少需要用______位。A.4B.8C.16D.3234.虛擬存儲(chǔ)器中的頁表有快表和慢表之分，下面關(guān)于頁表的敘述中正確的是______。A.快表與慢表都存儲(chǔ)在主存中，但快表比慢表容量小B.快表采用了優(yōu)化的搜索算法，因此查找速度快C.快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果D.快表采用相聯(lián)存儲(chǔ)器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快35.條件轉(zhuǎn)移指令執(zhí)行時(shí)所依據(jù)的條件來自______。A.指令寄存器B.標(biāo)志寄存器C.程序計(jì)數(shù)器D.地址寄存器36.微程序控制存儲(chǔ)器屬于______的一部分。A.主存B.外存C.CPUD.以上都不是37.假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)間，其余為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是______。A.55秒B.60秒C.65秒D.70秒38.條件轉(zhuǎn)移指令執(zhí)行時(shí)所依據(jù)的條件來自

。

A．指令寄存器B．標(biāo)志寄存器

C．程序計(jì)數(shù)器

D．地址寄存器39.下面敘述錯(cuò)誤的是______。A.隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，斷電后信息丟失B.在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)C.主存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的D.隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址40.在按字節(jié)編址的計(jì)算機(jī)中，一條指令長16位，當(dāng)前指令地址為3000，在讀取這條指令后，PC的值為(

)。A.3000B.3001C.3002D.301641.當(dāng)缺頁故障處理完畢后，處理器將______。A.重新執(zhí)行引發(fā)缺頁故障的指令B.執(zhí)行導(dǎo)致發(fā)生缺頁故障的指令的下一條指令C.重新開始執(zhí)行發(fā)生缺頁故障的指令所在的進(jìn)程D.終止執(zhí)行發(fā)生缺頁故障的指令所在的進(jìn)程42.在取指操作后，程序計(jì)數(shù)器中存放的是______。A.當(dāng)前指令的地址B.程序中指令的數(shù)量C.已執(zhí)行的指令數(shù)量D.下一條指令的地址43.有效地址是指______。A.操作數(shù)的真實(shí)地址B.指令地址碼字段給出的地址C.程序計(jì)數(shù)器(PC)給出的地址D.以上均不正確44.假設(shè)機(jī)器字長為8位(含兩位符號(hào)位)，若機(jī)器數(shù)DAH為補(bǔ)碼，則算術(shù)左移一位和算術(shù)右移一位分別得______。A.B4H

EDHB.F4H

6DHC.B5H

EDHD.B4H

6DH45.下列有關(guān)控制器各部件功能的描述中，錯(cuò)誤的是______。A.控制單元是其核心部件，用于對(duì)指令操作碼譯碼并生成控制信息B.PC稱為程序計(jì)數(shù)器，用于存放下一條指令所在單元的地址C.通過將PC按當(dāng)前指令長度增量，可實(shí)現(xiàn)指令的按序執(zhí)行D.IR稱為指令寄存器，用來存放當(dāng)前指令的操作碼46.異步控制常用于

，作為其主要控制方式。A.微程序控制器B.微型機(jī)的CPU控制C.硬布線控制的CPU中斷D.計(jì)算機(jī)主機(jī)訪問I/O設(shè)備47.下列關(guān)于存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的說法中，不正確的是______。A.存儲(chǔ)層次結(jié)構(gòu)中，離CPU越近的存儲(chǔ)器速度越快，價(jià)格越貴，容量越小B.Cache-主存層次設(shè)置的目的是為了提高主存的等效訪問速度C.主存-輔存層次設(shè)置的目的是為了提高主存的等效存儲(chǔ)容量D.存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)對(duì)程序員都是透明的48.寫出一個(gè)定點(diǎn)8位字長的二進(jìn)制數(shù)在下列情況中所能表示的真值(數(shù)值)范圍：

1)不帶符號(hào)數(shù)表示。

2)原碼表示。

3)補(bǔ)碼表示。

4)反碼表示。

5)移碼表示。49.在組合邏輯控制器中，微操作控制信號(hào)的形成主要與______信號(hào)有關(guān)。A.指令操作碼和地址碼B.指令譯碼信號(hào)和時(shí)鐘C.操作碼和條件碼D.狀態(tài)信息和條件50.下列關(guān)于補(bǔ)碼和移碼關(guān)系的敘述中，______是不正確的。A.相同位數(shù)的補(bǔ)碼和移碼表示具有相同的數(shù)據(jù)表示范圍B.零的補(bǔ)碼和移碼表示相同C.同一個(gè)數(shù)的補(bǔ)碼和移碼表示，其數(shù)值部分相同，而符號(hào)相反D.一般用移碼表示浮點(diǎn)數(shù)的階，而補(bǔ)碼表示定點(diǎn)整數(shù)卷I參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：D[解析]軟件和硬件具有邏輯上的等效性，硬件實(shí)現(xiàn)具有更高的執(zhí)行速度，軟件實(shí)現(xiàn)具有更好的靈活性，通常對(duì)執(zhí)行頻繁、硬件實(shí)現(xiàn)代價(jià)不是很高的功能由硬件實(shí)現(xiàn)。故選D。2.參考答案：D[解析]DMA傳送的基本數(shù)據(jù)單元是數(shù)據(jù)塊，因此DMA方式適合像磁盤一類的高速設(shè)備，以成批的方式和主存直接交換數(shù)據(jù)，故本題選D。3.參考答案：C[解析]第二代晶體管時(shí)代

匯編語言取代機(jī)器語言

第三代中小規(guī)模集成電路時(shí)代

操作系統(tǒng)問世

第四代超大規(guī)模集成電路時(shí)代

微處理器問世(PC出現(xiàn))4.參考答案：B本題考查了74181和74182的基本功能．以及利用這兩種芯片構(gòu)成ALU的方法。74181是4位的ALU芯片，8片的74181可以構(gòu)成32位的ALU，74182是CLA先行進(jìn)位芯片，與74181配合使用，可以實(shí)現(xiàn)不同結(jié)構(gòu)的ALU，現(xiàn)在有8片74181和2片74182，所以能夠構(gòu)成二級(jí)先進(jìn)位結(jié)構(gòu)的32位ALU。5.參考答案：B[解析]DMA請(qǐng)求申請(qǐng)的是總線控制權(quán)，故CPU只有在一次總線操作結(jié)束時(shí)(總線周期執(zhí)行完)時(shí)，才會(huì)響應(yīng)DMA請(qǐng)求。因此本題選B。6.參考答案：D[解析]直接編碼方式不需要譯碼，但微指令字長過長。字段直接編碼方式縮短了微指令字長，但因?yàn)橐ㄟ^譯碼電路再發(fā)出微命令，因此比直接編碼方式慢，故A和B都是正確的描述。

采用斷定法，需要多一個(gè)下地址字段，而增量計(jì)數(shù)器法則不需要，故采用增量計(jì)數(shù)器法的微指令格式更短，故C正確。

水平型指令的特點(diǎn)是一次能定義并執(zhí)行多個(gè)并行操作的微指令，而垂直型微指令通常只有1～2個(gè)微命令，不強(qiáng)調(diào)并行控制功能，故水平型微指令包含的微指令更多，故D錯(cuò)誤。7.參考答案：C[解析]擴(kuò)展操作碼并沒有改變指令的長度，而是使操作碼長度隨地址碼的減少而增加。8.參考答案：A控制器是計(jì)算機(jī)的控制中心，完成操作控制功能，即管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)，將各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。9.參考答案：B[解析]一臺(tái)數(shù)字計(jì)算機(jī)基本上可以劃分為兩大部分：控制部件和執(zhí)行部件?？刂破骶褪强刂撇考?，而運(yùn)算器、存儲(chǔ)器、外圍設(shè)備相對(duì)控制器來說就是執(zhí)行部件。10.參考答案：C本題考查字段直接編碼的特點(diǎn)?；コ庑晕⒚钍侵覆荒芡瑫r(shí)或不能在同一個(gè)CPU周期內(nèi)并行執(zhí)行的微命令，反之則是可以并行執(zhí)行的微命令。11.參考答案：D計(jì)算機(jī)中包括三種信號(hào)：控制信號(hào)、數(shù)據(jù)信號(hào)、地址信號(hào)。各部件之間的通信是通過控制總線、數(shù)據(jù)總線、地址總線實(shí)現(xiàn)的。12.參考答案：A通道處理器是特殊的處理器．因?yàn)樗凶约旱倪\(yùn)算器、存儲(chǔ)器、指令和程序，所以它具有較強(qiáng)的并行工作能力，中斷是應(yīng)外設(shè)請(qǐng)求，CPU暫時(shí)停止程序執(zhí)行，執(zhí)行完畢后再返回原程序繼續(xù)執(zhí)行程序的過程。所以中斷是CPU的處理功能，通道處理器不具備。13.參考答案：A[解析]間接尋址不需要寄存器，EA=(A)?；穼ぶ罚篍A=A+(BR)；相對(duì)尋址：EA=A+(PC)；變址尋址：EA=A+(IX)(BR表示基址寄存器，PC表示程序計(jì)數(shù)器，IX表示變址寄存器)。14.參考答案：C[解析]寄存器在CPU內(nèi)部，速度最快。Cache采用高速的SRAM制作，而內(nèi)存常用DRAM制作，其速度較Cache慢。本題也可根據(jù)存儲(chǔ)器層次結(jié)構(gòu)的速度關(guān)系得出答案。15.參考答案：A控制器的功能是控制計(jì)算機(jī)的各部件有條不紊地進(jìn)行工作，具體就是從內(nèi)存中取出指令、分析指令、然后執(zhí)行指令及存儲(chǔ)結(jié)果；一臺(tái)計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部件組成；CPU的運(yùn)算器主要功能是進(jìn)行加、減、乘、除等算術(shù)運(yùn)算。16.參考答案：D17.參考答案：C[解析]講解地址線時(shí)講過，地址總線主要用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在主存單元的地址或I/O設(shè)備的地址。18.參考答案：B[解析]系統(tǒng)效率=Cache一次訪問時(shí)間/Cache與主存系統(tǒng)的平均訪問時(shí)間

題目給出了Cache一次訪問時(shí)間，就是Cache的存儲(chǔ)周期15ns。

只要求得Cache與主存系統(tǒng)的平均訪問時(shí)間即可。

這5000次訪問中，有4900次Cache命中(一次訪問Cache)，有100次Cache未命中(一次訪問Cache+一次訪問主存)。

那么總時(shí)間為5000×15ns+100×150ns=80000ns。

那么平均訪問時(shí)間為80000ns/5000=18ns。

系統(tǒng)效率=15ns/18ns=83.3%。

故本題選B。

選擇C的同學(xué)，是把Cache命中率跟系統(tǒng)效率搞混了。19.參考答案：C[解析]變址尋址中，有效地址EA等于指令字中的形式地址D與變址寄存器I的內(nèi)容相加之和，即EA=(I)+D。間接尋址是相對(duì)于直接尋址而言的，指令的地址字段給出的形式地址不是操作數(shù)的真正地址，而是操作數(shù)地址的地址，即EA=(D)。從而該操作數(shù)的有效地址是((I)+D)。20.參考答案：D[解析]總線忙信號(hào)是由獲得總線使用權(quán)的設(shè)備發(fā)出的，而不是總線控制器，故Ⅰ錯(cuò)誤。計(jì)數(shù)器定時(shí)查詢方式只需要總線忙信號(hào)線和總線請(qǐng)求信號(hào)線，而不需要總線同意信號(hào)線，故Ⅱ正確。鏈?zhǔn)讲樵兎绞叫枰?條控制線(總線允許、總線請(qǐng)求、總線忙)，計(jì)數(shù)器定時(shí)查詢方式需要[log2n]+2條控制線(n表示允許接納的最大設(shè)備數(shù))，獨(dú)立請(qǐng)求方式需要2n+1條控制器(n條總線請(qǐng)求、n條總線允許)，故Ⅲ錯(cuò)誤。21.參考答案：B[解析]指令周期是執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間，故指令周期的第一個(gè)機(jī)器周期一定是取指周期，A正確。

每條指令完成的操作不同，有的指令只要把一個(gè)寄存器的內(nèi)容送到另一個(gè)寄存器，有的要進(jìn)行簡單的加/減法運(yùn)算，還有的是復(fù)雜的乘/除法運(yùn)算，這些操作所花的時(shí)間相差很大，所以不是所有指令的執(zhí)行子周期都一樣長，故B錯(cuò)誤。

間接尋址方式的指令地址碼給出的是操作數(shù)地址的地址，因此在取得操作數(shù)過程需要訪問兩次內(nèi)存，第一次根據(jù)地址碼到內(nèi)存取操作數(shù)地址，第二次根據(jù)操作數(shù)地址到內(nèi)存取操作數(shù)，故C正確。

現(xiàn)代計(jì)算機(jī)系統(tǒng)都具有中斷功能，在具有中斷功能的系統(tǒng)中，除了指令本身要求的操作以外，每條指令執(zhí)行結(jié)束、取下條指令之前，還要檢測有沒有中斷請(qǐng)求，所以D正確。22.參考答案：A23.參考答案：據(jù)題中各存儲(chǔ)芯片/芯片組的地址范圍，可分析出片選邏輯表達(dá)式分別為：

①、②號(hào)芯片：

③號(hào)芯片：

④～⑦號(hào)芯片：

⑧號(hào)芯片：

地址譯碼方案：用地址線A19A18A17作為譯碼器的輸入，A16A15經(jīng)過“與門”連接譯碼器的使能控制端G端，由于G端必須為高電平譯碼器才能正常工作，所以A16A15始終都為高電平，與門的輸出才為高電平，保證譯碼器正常工作。假設(shè)各存儲(chǔ)器芯片的片選信號(hào)為低電平有效，所以可用譯碼器的輸出和地址線A14A13經(jīng)過或門選中①、②號(hào)芯片，及A14A13經(jīng)過或門選中③芯片，選中④～⑦號(hào)芯片，選中⑧號(hào)芯片。

存儲(chǔ)器與CPU的連接如下圖所示。

24.參考答案：B[解析]能在機(jī)器上直接執(zhí)行的只有機(jī)器語言程序，故Ⅱ錯(cuò)誤。

匯編語言是面向機(jī)器的程序設(shè)計(jì)語言，故Ⅳ錯(cuò)誤。

Ⅰ和Ⅲ都是正確的敘述，故選B。25.參考答案：C[解析]若x≥0，原碼跟補(bǔ)碼一樣。

若x＜0，當(dāng)x=-1/2時(shí)，補(bǔ)碼和原碼都是1.1000000，故選C。26.參考答案：該中斷系統(tǒng)可以實(shí)行5重中斷，中斷優(yōu)先級(jí)的順序是：優(yōu)先權(quán)1最高，主程序運(yùn)行于最低優(yōu)先權(quán)(優(yōu)先權(quán)為6)。圖中出現(xiàn)了4重中斷。圖中中斷過程如下：主程序運(yùn)行到T1時(shí)刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)，到T3時(shí)刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求；暫停優(yōu)先權(quán)4的中斷服務(wù)而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時(shí)刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時(shí)刻，返回優(yōu)先權(quán)3的服務(wù)程序，到T7時(shí)刻，又被優(yōu)先權(quán)1的中斷源所中斷，到T8時(shí)刻，優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到T10優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T11。結(jié)束，最后返回主程序。圖中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次。27.參考答案：A[解析]指令寄存器用于存放當(dāng)前正在執(zhí)行的指令。28.參考答案：C[解析]在海明碼中，為了達(dá)到檢測和糾正1位錯(cuò)，則檢驗(yàn)位的位數(shù)k應(yīng)滿足：2k≥n+k+1，其中n為信息位的位數(shù)，因24≥8+4+1，故需要4位。如果在糾正1位錯(cuò)的情況下還要能夠發(fā)現(xiàn)2位錯(cuò)，則還需再增加1位檢驗(yàn)位，即需滿足2k-1-1≥n+k。29.參考答案：D[解析]兩級(jí)分組并行進(jìn)位，組內(nèi)并行，組間也并行，故選D。30.參考答案：已知4位數(shù)據(jù)1100，G=1011，即4為數(shù)據(jù)，G為4位，所以余數(shù)R為3位；

將M左移3位得到1100000，去除以G，

模2除求得

R=010

所以傳送碼字為

V=110001031.參考答案：D[解析]n+1位整數(shù)原碼的表示范圍為-2n+1≤x≤2n-1。32.參考答案：C[解析]常用的溢出判斷方法主要有三種：采用一個(gè)符號(hào)位、采用進(jìn)位位和變形補(bǔ)碼。

采用一個(gè)符號(hào)位的溢出條件為：結(jié)果的符號(hào)位與操作數(shù)符號(hào)位不同。

采用進(jìn)位位的溢出條件為：結(jié)果的符號(hào)位和最高數(shù)位不同時(shí)產(chǎn)生進(jìn)位。

采用雙符號(hào)位(變形補(bǔ)碼)的溢出條件為：運(yùn)算結(jié)果的兩個(gè)符號(hào)位不同。33.參考答案：B[解析]因128=27＜200＜28=256，故采用定長操作碼時(shí)，至少需8位。34.參考答案：D[解析]快表采用組相聯(lián)存儲(chǔ)器組成，因此查表速度很快，而慢表存儲(chǔ)在主存中，故選項(xiàng)A、B錯(cuò)誤?？毂韮H是慢表的一個(gè)小副本，故C錯(cuò)誤。35.參考答案：B[解析]指令寄存器用于存放當(dāng)前正在執(zhí)行的指令；程序計(jì)數(shù)器用于存放下一條指令的地址；地址寄存器用于暫存指令或數(shù)據(jù)的地址；程序狀態(tài)字寄存器用于保存系統(tǒng)的運(yùn)行狀態(tài)。條件轉(zhuǎn)移指令執(zhí)行時(shí)，需對(duì)標(biāo)志寄存器的內(nèi)容進(jìn)行測試，判斷是否滿足轉(zhuǎn)移條件。36.參考答案：C[解析]微程序控制存儲(chǔ)器用來存放微程序，是微程序控制器的核心部件，屬于CPU的一部分，而不屬于主存。37.參考答案：D[解析]程序A的運(yùn)行時(shí)間為100秒，除去CPU時(shí)間90秒，剩余10秒為I/O時(shí)間。CPU提速后運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是T=90/1.5+10=70秒。

誤區(qū)：CPU速度提高50%，則CPU時(shí)間減少一半，而誤選A。38.參考答案：B指令寄存器用來保存正在執(zhí)行的指令，程序計(jì)數(shù)器用于指示下一條指令的地址，地址寄存器用來保存CPU發(fā)出的地址碼，標(biāo)志寄存器又稱為程序狀態(tài)字，用來保存程序執(zhí)行過程中的特征或系統(tǒng)的運(yùn)行狀態(tài)，是條件轉(zhuǎn)移指令執(zhí)行時(shí)的依據(jù)。39.參考答案：C[解析]主存由RAM和ROM組成，其中ROM中的信息是不可改變的，RAM中的信息是可以改變的。40.參考答案：C按字節(jié)編址的計(jì)算機(jī)．指令長16位，則占用2個(gè)字節(jié)，讀取這條指