基于dsp的多接口視頻編碼方案

基于dsp的多接口視頻編碼方案

隨著視頻質(zhì)量的不斷提高和帶寬的有限，視頻編碼技術(shù)在視頻編碼技術(shù)中得到了廣泛應(yīng)用。但是現(xiàn)在主流視頻編碼技術(shù)主要針對(duì)某一領(lǐng)域,接口方式單一,很難適應(yīng)多種應(yīng)用場(chǎng)景,故提出多接口編碼方案,在不改變控制系統(tǒng)的前提下,通過修改控制代碼使其能夠應(yīng)用到大部分領(lǐng)域,縮短開發(fā)周期、減小成本。TI的達(dá)芬奇系列是專用于多媒體數(shù)據(jù)壓縮芯片,其中TMS320DM8168是一款可編程浮點(diǎn)DSP,內(nèi)部集成高分辨率視頻/成像協(xié)處理器,可以實(shí)現(xiàn)多路高清、高幀視頻的采集、編碼、顯示和控制,從而可滿足用戶在高集成度和高清晰度上越來越苛刻的需求。1dsp視頻編碼輸出方案采用DSP+FPGA構(gòu)架,總體方案設(shè)計(jì)如圖1所示,FPGA主要功能為采集輸入的視頻信息緩存然后傳輸給DSP;DSP收到信息后,按照程序?qū)⒁曨l編碼后輸出。其中設(shè)計(jì)了高清、數(shù)字、模擬和CameraLink4種常見的視頻接入方式,基本滿足現(xiàn)有百分之八十以上的視頻輸入接口,輸出設(shè)計(jì)了高清輸出、USB接口和千兆網(wǎng)口,可以更好、更快的與上位機(jī)通信。2多接口設(shè)計(jì)2.1dvp接口常見的數(shù)字?jǐn)z像頭支持DVP和MIPI兩種數(shù)據(jù)接口,本系統(tǒng)采用了DVP接口,即8bit并行數(shù)據(jù)接口。通過I模擬視頻接口與數(shù)字視頻接口類似,只不過采集的為模擬視頻信號(hào),方案采用TVP5150為視頻解碼芯片,將模擬視頻信號(hào)轉(zhuǎn)化為DVP接口信號(hào),也是通過I2.2視頻譯碼和接收芯片系統(tǒng)選用ADV7611和TDP12S520作為視頻譯碼和接收芯片。其中ADV7611為低功耗HDMI接收器,TMDS時(shí)鐘頻率最大可達(dá)165MHz,支持高清多媒體接口(HDMI2.3中小型企業(yè)工業(yè)高幀相機(jī)的接口一般為CameraLink接口,輸出LVDS信號(hào),而FPGA的I/O接口標(biāo)準(zhǔn)為LVC-MOS/LVTTL,故要使用轉(zhuǎn)換芯片,選用DS90CR288A把4對(duì)LVDS信號(hào)轉(zhuǎn)換成28bitTTL電平信號(hào),輸出給FPGA。根據(jù)LVDS工作原理,需要在其兩根傳輸線之間加上100Ω的電阻。CameraLink接口有3種傳輸方式:低速、中速、高速,對(duì)應(yīng)的配置方式為:base、medium、full。Base模式包含一塊ChannelLink芯片(選用DS90CR288A)和一個(gè)CameraLlink機(jī)械接口;Medium模式包含兩塊ChannelLink芯片和兩個(gè)CameraLink機(jī)械接口;Full模式包含3塊ChannelLink芯片和兩個(gè)CameraLink機(jī)械接口;本設(shè)計(jì)選用Full模式,可根據(jù)視頻接入方式在Base、Medium、Full3種模式之間切換,選用DS90LV047和DS90LVO48芯片為控制和配置工業(yè)相機(jī)。圖5為其硬件原理圖。CC1為外部同步信號(hào)(EXSYNC)下降沿出發(fā)讀取數(shù)據(jù),CC2為像素重置(PRIN)低電平有效,CC3高電平有效,低電平翻轉(zhuǎn),CC4保留信號(hào)(未定義)。3傅氏結(jié)構(gòu)設(shè)計(jì)3.1fpga邏輯設(shè)計(jì)FPGA主要功能為采集視頻信息,緩存?zhèn)鬏斀oDSP。當(dāng)視頻像素達(dá)到1080p及以上時(shí),DDR2就不能滿足設(shè)計(jì)需要,所以設(shè)計(jì)兩片DDR3進(jìn)行乒乓操作緩存。DDR3采用數(shù)據(jù)寬度為16bit的MT41J64M16芯片,FPGA邏輯設(shè)計(jì)如圖6所示。其中DDR3與FPGA連接,包含了16bit數(shù)據(jù)總線,15bit地址總線,Bank地址包括了BA2~BA0,還有一對(duì)差分輸入時(shí)鐘,頻率設(shè)置為200MHz;FPGA對(duì)DDR3的控制主要通過列地址選擇信號(hào)(CASA)、行地址選擇信號(hào)(RAS)、寫使能信號(hào)(WE)實(shí)現(xiàn)。此外為了防止數(shù)據(jù)線終端反射,通過FPGA控制ODT使能片內(nèi)電阻優(yōu)化性能。3.2視頻編碼模塊DSP選用TI達(dá)芬奇系TMS320DM8168,浮點(diǎn)DSPC674x+ARMCortex-A8高性能視頻處理器;擁有2個(gè)獨(dú)立可編程高清視頻圖像協(xié)處理器,支持8路720P30或2路1080P60的視頻編解碼。GPU:SGX5303D圖形引擎,支持OpenGLES1.1/2.0、OpenVG1.0和OpenMaxAPI;支持2個(gè)獨(dú)立視頻輸入端口:1路16/24bitHD或2路8bitSD輸入。TMS320DM8168包含的2個(gè)獨(dú)立可編程高清視頻圖像協(xié)處理器,即硬件編碼模塊,每個(gè)編碼模塊的最大處理速度為每秒處理60幀1080P高清視頻,即每個(gè)編碼模塊處理帶寬約為116MHz左右。帶寬計(jì)算公式為:帶寬=分辨率·像素·幀率/8/1024/1024/1024=1920·1080·60/1024/1024/1024=0.1159Gbyte,整體處理帶寬為232MHz。3.3dsp與fpga接口通信DM8168包含了GPMC(General-PurposeMemoryController)接口,即通用存儲(chǔ)控制器,可與外部存儲(chǔ)設(shè)備如NORFLASH、NANDFLASH、SRAN等接口通信。可以通過EDMA方式實(shí)現(xiàn)DSP與FPGA之間的高速數(shù)據(jù)交換。如圖7為DSP與FPGA的GPMC連接示意圖。在DM8168中GPMC接口時(shí)鐘工作在異步模式,頻率125MHz配置并設(shè)置模式,應(yīng)用到其相關(guān)I/O口如下,其中GPMC_D為數(shù)據(jù)總線,GPMC_A為地址總線,nCS為片選信號(hào),WEN、REN為讀、寫使能信號(hào),OEN為使能時(shí)鐘。4視頻信息存放測(cè)試處理