有限狀態(tài)機(jī)介紹

有限狀態(tài)機(jī)為什么要設(shè)計(jì)有限狀態(tài)機(jī)應(yīng)用的需要，復(fù)雜系統(tǒng)的需要如果我們能設(shè)計(jì)這樣一個(gè)電路能記住自己目前所處的狀態(tài)狀態(tài)的變化只可能在同一時(shí)鐘的跳變沿時(shí)刻發(fā)生，而不可能發(fā)生在任意時(shí)刻在時(shí)鐘跳變沿時(shí)刻，如輸入條件滿足則進(jìn)入下一狀態(tài)，并記住自己目錄所處的狀態(tài)。否則仍保留原來(lái)的狀態(tài)。在進(jìn)入不同的狀態(tài)時(shí)刻，對(duì)系統(tǒng)的開關(guān)陣列做開啟或關(guān)閉操作。1234有限狀態(tài)機(jī)什么是有限狀態(tài)機(jī)FSM:FiniteStateMachine應(yīng)用市場(chǎng)上的電子產(chǎn)品進(jìn)入非正常狀態(tài)/（不需要考慮的狀態(tài)）的可能很多，不可能一一去列舉于是采用以“不變應(yīng)萬(wàn)變”的方式，只考慮需要的狀態(tài)，不需要的狀態(tài)不管。需要考慮的狀態(tài)一一列舉出來(lái)（有限性Finite），不需要考慮的狀態(tài)都統(tǒng)一當(dāng)異常處理（default)123有限狀態(tài)機(jī)有限狀態(tài)機(jī)三要素FSM:FiniteStateMachine狀態(tài)（當(dāng)前狀態(tài)，下一個(gè)狀態(tài)）輸入信號(hào)（事件）輸出控制信號(hào)（相應(yīng)操作）123有限狀態(tài)機(jī)什么是有限狀態(tài)機(jī)有限狀態(tài)機(jī)是由寄存器組和組合邏輯構(gòu)成的硬件時(shí)序電路

其狀態(tài)（即由寄存器組1和0的組合狀態(tài)所構(gòu)成的有限個(gè)狀態(tài)）只能在同一時(shí)鐘跳變沿的情況下，才能從一狀態(tài)轉(zhuǎn)向另一個(gè)狀態(tài)。

究竟轉(zhuǎn)向哪一個(gè)狀態(tài)不但取決于各個(gè)輸入值，還取決于當(dāng)前狀態(tài)狀態(tài)機(jī)可產(chǎn)生在時(shí)鐘跳變沿時(shí)刻進(jìn)行開關(guān)的復(fù)雜的控制邏輯，是數(shù)字邏輯的控制核心。123解釋說(shuō)明有限狀態(tài)機(jī)顯式有限狀態(tài)機(jī)兩種表示方法有限狀態(tài)機(jī)Moory有限狀態(tài)機(jī)建模Moore有限狀態(tài)機(jī)（FSM)的輸出只依賴于狀態(tài)而不依賴于其輸入信號(hào)下一個(gè)狀態(tài)=F（當(dāng)前狀態(tài)，輸入信號(hào)）輸出信號(hào)=G（當(dāng)前狀態(tài)）輸入下一個(gè)狀態(tài)的邏輯F狀態(tài)寄存器Clk輸入輸出邏輯G激勵(lì)信號(hào)當(dāng)前狀態(tài)輸出時(shí)鐘信號(hào)moore狀態(tài)機(jī)的結(jié)構(gòu)有限狀態(tài)機(jī)Mealy有限狀態(tài)機(jī)建模Mealy有限狀態(tài)機(jī)的輸出不僅依賴狀態(tài)而且依賴于它的輸入下一個(gè)狀態(tài)=F（當(dāng)前狀態(tài)，輸入信號(hào)）輸出信號(hào)=G（當(dāng)前狀態(tài)，輸入信號(hào)）下一個(gè)狀態(tài)的邏輯F狀態(tài)寄存器Clk輸入輸出邏輯G激勵(lì)信號(hào)當(dāng)前狀態(tài)輸出時(shí)鐘信號(hào)mealy狀態(tài)機(jī)的結(jié)構(gòu)輸入有限狀態(tài)機(jī)兩種有限狀態(tài)機(jī)的總結(jié)狀態(tài)解碼邏輯：負(fù)責(zé)狀態(tài)機(jī)解碼邏輯，是組合電路。F(當(dāng)前狀態(tài),輸入信號(hào))

狀態(tài)暫存器：儲(chǔ)存目前的狀態(tài)機(jī)，是循序電路。

輸出邏輯：負(fù)責(zé)輸出邏輯，是組合電路。G(當(dāng)前狀態(tài))[moore機(jī)]或者G(當(dāng)前狀態(tài),輸入信號(hào))[mealy機(jī)]

輸出暫存器：對(duì)輸出結(jié)果再做一次寄存，避免glitch產(chǎn)生，有利於時(shí)序收斂，也能保證輸入delay是一個(gè)可預(yù)測(cè)的量。有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器用FSM實(shí)現(xiàn)10010串的檢測(cè)，畫出其狀態(tài)圖，并用verilog語(yǔ)言實(shí)現(xiàn)邏輯功能分析有限狀態(tài)機(jī)時(shí)鐘12345678910111213141516171819

a110010010000100101…

z000001001000000010…有限狀態(tài)機(jī)用FSM實(shí)現(xiàn)10010串的檢測(cè)，畫出其狀態(tài)圖，并用verilog語(yǔ)言實(shí)現(xiàn)Moore狀態(tài)轉(zhuǎn)移圖有限狀態(tài)機(jī)modulemoorefsm(clk,rst,a,z);inputclk,rst;inputa;outputz;regz;reg[3:0]currentstate,nextstate;parameterS0=4'b0000;parameterS1=4'b0001;parameterS2=4'b0010;parameterS3=4'b0011;parameterS4=4'b0100;parameterS5=4'b0101;有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼//*****************************************always@(posedgeclkornegedgerst)beginif(!rst)currentstate<=S0;elsecurrentstate<=nextstate;end//*****************************************有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼always@(currentstateoraorrst)beginif(!rst)nextstate=S0;elsecase(currentstate)S0:nextstate=(a==1)?S1:S0;S1:nextstate=(a==0)?S2:S1;S2:nextstate=(a==0)?S3:S1;S3:nextstate=(a==1)?S4:S0;S4:nextstate=(a==0)?S5:S1;S5:nextstate=(a==0)?S3:S1;default:nextstate=S0;endcaseend有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼always@(rstorcurrentstate)beginif(!rst)z=0;elsecase(currentstate)S0:z=0;S1:z=0;S2:z=0;S3:z=0;S4:z=0;S5:z=1;default:z=0;endcaseendendmodule有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Mealy狀態(tài)轉(zhuǎn)移圖有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Mealy型verilog源代碼modulemealyfsm(clk,rst,a,z);inputclk;inputrst;inputa;outputz;regz;reg[3:0]temp_z;reg[3:0]currentstate,nextstate;parameterS0=4'b0000;parameterS1=4'b0001;parameterS2=4'b0010;parameterS3=4'b0011;parameterS4=4'b0100;有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼//******************************************always@(posedgeclkornegedgerst)if(!rst)currentstate<=S0;elsecurrentstate<=nextstate;//******************************************有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼always@(currentstateoraorrst)if(!rst)nextstate=S0;elsecase(currentstate)S0:nextstate=(a==1)?S1:S0;S1:nextstate=(a==0)?S2:S1;S2:nextstate=(a==0)?S3:S1;S3:nextstate=(a==1)?S4:S0;S4:nextstate=(a==0)?S2:S0;default:nextstate=S0;endcase有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼always@(rstorcurrentstateora)if(!rst)temp_z=0;elsecase(currentstate)S0:temp_z=0;S1:temp_z=0;S2:temp_z=0;S3:temp_z=0;S4:temp_z=(a==0)?1:0;default:temp_z=0;endcase有限狀態(tài)機(jī)有限狀態(tài)機(jī)應(yīng)用舉例—序列檢測(cè)器Moore型verilog源代碼always@(posedgeclkornegedgerst)if(!rst)z<=0;elsebeginif((temp_z==1)&&(nextstate==S2))z<=1;elsez<=0;endendmodule有限狀態(tài)機(jī)moorefsm測(cè)試模塊testbenchmoduletb_fsm;regclk,rst;rega;wirez;moorefsmfsm(.clk(clk),.rst(rst),.a(a),.z(z));initialbeginclk=0;rst=1;#5rst=0;#3rst=1;#20a=1;#100a=1;#100a=0;#100a=0;#100a=1;

#100a=0;#100a=0;#100a=1;#100a=0;#100a=0;#100a=0;#100a=0;#100a=1;#100a=0;#100a=0;#100a=1;#100a=0;#100a=1;#100a=0;endalways#50clk=~clk;endmodule有限狀態(tài)機(jī)mealyfsm測(cè)試模塊testbenchmoduletb_fsm;regclk,rst;rega;wirez;mealyfsmfsm(.clk(clk),.rst(rst),.a(a),.z(z));initialbeginclk=0;rst=1;#5rst=0;#3rst=1;#20a=1;#100a=1;#100a=0;#100a=0;#100a=1;

#100a=0;#100a=0;#100a=1;#100a=0;#100a=0;#100a=0;#100a=0;#100a=1;#100a=0;#100a=0;#100a=1;#100a=0;#100a=1;#100a=0;endalways#50clk=~clk;endmodule有限狀態(tài)機(jī)Moorefsm的Modelsim仿真波形圖有限狀態(tài)機(jī)Mealyfsm的Modelsim仿真波形圖VerilogHDL狀態(tài)機(jī)的狀態(tài)分配有限狀態(tài)機(jī)FSM可綜合編寫風(fēng)格VerilogHDL描述狀態(tài)機(jī)必須由parameter分配好狀態(tài)。1組合邏輯和時(shí)序邏輯要分開用不同的過(guò)程塊2組合邏輯包括狀態(tài)譯碼和輸出，時(shí)序邏輯則是狀態(tài)寄存器的切換；必須包括對(duì)所有狀態(tài)都處理，不能出現(xiàn)無(wú)法處理的狀態(tài)，使?fàn)顟B(tài)機(jī)失控。

Mealy機(jī)的輸出與輸入有關(guān)，而Moore機(jī)的輸出與輸入無(wú)關(guān)。3有限狀態(tài)機(jī)IC設(shè)計(jì)公司對(duì)FSM可綜合編寫風(fēng)格的規(guī)定KeepFSMlogicintwoseparatedsectionsofamodule,oneforthesequentiallogic,andtheotherforthecombinatoriallogic.

Eachstateisdefinedwithparameterincapital.12有限狀態(tài)機(jī)IC設(shè)計(jì)公司對(duì)FSM可綜合編寫風(fēng)格的規(guī)定Forexample/************NEXTSTATEDECODING***************/always@(stateoraddror…)begincase(state)IDLE:next_state=state2;STATE2:next_state=state3;…default:next_state=IDLE;endcaseend有限狀態(tài)機(jī)IC設(shè)計(jì)公司對(duì)FSM可綜合編寫風(fēng)格的規(guī)定/***********STATEASSIGNMENT*************/always@(posedgeclkornegedgen_Reset)beginif(~n_Reset)state<=#`DLYIDLE;elsestate<=#`DLYnext_state;endendmodule有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路簡(jiǎn)化考慮，假設(shè)飲料只有一種價(jià)格為2.5元。硬幣有0.5元和1.0元兩種，考慮找零，用Verilog描述其控制電路，并用FPGA實(shí)現(xiàn)要求有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路設(shè)計(jì)步驟分解分析輸入輸出端口信號(hào)；狀態(tài)轉(zhuǎn)移圖；根據(jù)狀態(tài)轉(zhuǎn)移圖進(jìn)行Verilog語(yǔ)言描述；測(cè)試代碼編寫，仿真；FPGA實(shí)現(xiàn)。12345有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路分析輸入輸出信號(hào)輸入信號(hào)：

clk，rst；輸入信號(hào)：操作開始:op_start；

//定義1開始操作輸入信號(hào)：投幣幣值:coin_val；//定義2’b01表示0.5元；2’b10表示1元輸入信號(hào)：取消操作指示:cancel_flag;//定義1為取消操作輸出信號(hào)：機(jī)器是否占用:hold_ind；//定義0為不占用，可以使用輸出信號(hào)：取飲料信號(hào):drinktk_ind；//定義1為取飲料輸出信號(hào)：找零與退幣標(biāo)志信號(hào):charge_ind;//定義1為找零輸出信號(hào)：找零與退幣幣值：

charge_val;//定義3’b001表示找0.5元；3’b010表示找1元//3’b011表示找1.5元;3’b100表示找2.0元;有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路狀態(tài)確定S0：初始態(tài)；S1：已投幣0.5元S2：已投幣1.0元S3：已投幣1.5元S4：已投幣2.0元；S5：已投幣2.5元S6：已投幣3.0元有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路狀態(tài)說(shuō)明：S0：初始態(tài)；S1：已投幣0.5元；S2：已投幣1.0元；S3：已投幣1.5元；S4：已投幣2.0元；S5：已投幣2.5元；S6：已投幣3.0元；狀態(tài)轉(zhuǎn)移圖有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路說(shuō)明：1.在S0狀態(tài)下，如果檢測(cè)到op_start=1，開始檢測(cè)是否有投幣，如果有，一次新的售貨操作開始；2.在狀態(tài)S1/S2/S3/S4下，如果檢測(cè)到cancel_flag=1，則取消操作，狀態(tài)回S0，并退回相應(yīng)的幣值；3.在狀態(tài)S5下，賣出飲料不找零；在狀態(tài)S6下，賣出飲料并找零；4.在狀態(tài)S5和S6操作完后，都返回狀態(tài)S0，等待下一輪新的操作開始；5.只有在S0狀態(tài)下，hold_ind=0，可以發(fā)起新一輪操作，其它狀態(tài)下都為1有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路modulesoftdrinkFSM(clk,rst,op_start,cancel_flag,coin_val,hold_ind,charge_ind,drinktk_ind,charge_val);inputclk,rst；inputop_start，cancel_flag;input[1:0]coin_val;outputhold_ind，charge_ind,drinktk_ind;output[2:0]charge_val;reghold_ind，charge_ind,drinktk_ind;reg[2:0]charge_val;reg[2:0]currentstate,nextstate;parameterS0=3'b000;parameterS1=3'b001;parameterS2=3'b010;parameterS3=3'b011;parameterS4=3'b100;parameterS5=3'b101;parameterS6=3'b110;源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路always@(posedgeclkorposedgerst)if(rst)currentstate<=S0;elsecurrentstate<=nextstate;always@(currentstateorrstorop_startorcancel_flagorcoin_val)if(rst)nextstate=S0;elsecase(currentstate)S0:if(op_start)if(coin_val==2'b01)nextstate=S1;elseif(coin_val==2'b10)nextstate=S2;源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路S1:if(cancel_flag)nextstate=S0;elseif(coin_val==2'b01)nextstate=S2;elseif(coin_val==2'b10)nextstate=S3;S2:if(cancel_flag)nextstate=S0;elseif(coin_val==2'b01)nextstate=S3;elseif(coin_val==2'b10)nextstate=S4;S3:if(cancel_flag)nextstate=S0;elseif(coin_val==2'b01)nextstate=S4;elseif(coin_val==2'b10)nextstate=S5;源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路S4:if(cancel_flag)nextstate=S0;elseif(coin_val==2'b01)nextstate=S5;elseif(coin_val==2'b10)nextstate=S6;S5:nextstate=S0;S6:nextstate=S0;default:nextstate=S0;endcase源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路always@(currentstate)if(currentstate==S0)hold_ind=1'b0;elsehold_ind=1'b1;always@(currentstate)if((currentstate==S5)||(currentstate==S6))drinktk_ind=1'b1;elsedrinktk_ind=1'b0;always@(currentstateorcancel_flag)if(currentstate==S0)charge_ind=1'b0;elseif(currentstate==S6)charge_ind=1'b1;elseif(cancel_flag)charge_ind=1'b1;elsecharge_ind=1'b0;源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路always@(currentstateorcancel_flag)if(currentstate==S0)charge_val=3'b000elseif(currentstate==S6)charge_val=3'b001elseif(cancel_flag)begincase(currentstate)S1:charge_val=3'b001;S2:charge_val=3'b010;S3:charge_val=3'b011;S4:charge_val=3'b100;default:charge_val=3'b000;endcaseendelsecharge_val=3'b000;endmodule源代碼有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路modulesoftdrink_testbench;regrst,clk;regop_start;regcancel_flag;reg[1:0]coin_val;wirehold_ind;wirecharge_ind;wiredrinktk_ind;wire[2:0]charge_val;initialclk=0；always#500clk=~clk;

testbench有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路initialbeginrst=0;op_start=0;cancel_flag=0;coin_val=2'b00;#25rst=1;#25rst=0;//第一次：依次投入一元、一元、一元的硬幣，看結(jié)果如何？#50op_start=1;#300coin_val=2'b10;#1000coin_val=2'b10;#1000coin_val=2'b10;#1000op_start=0;testbench有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路//第二次：依次投入0.5元、一元、一元的硬幣，看結(jié)果又如何？#2000op_start=1;coin_val=2'b01;#1000coin_val=2'b10;#1000coin_val=2'b10;#1000op_start=0;//第三次：依次投入0.5元、一元的硬幣，然后取消操作，看結(jié)果如何？#2000op_start=1;coin_val=2'b01;#1000coin_val=2'b10;#1000cancel_flag=1'b1;op_start=0;#1000cancel_flag=0;testbench有限狀態(tài)機(jī)練習(xí)-設(shè)計(jì)飲料自動(dòng)投幣售賣機(jī)的核心控制電路//第四次：依次投入0.5元、0.5元、0.5元、0.5元、一元的硬幣，看結(jié)果如何？#2000op_start=1;coin_val=2'b01;#1000coin_val=2'b01;#1000coin_val=2'b01;#1000coin_val=2'b01;#1000coin_val=2'b10;#1000op_start=0;#1000000$stop;end//endinitialsoftdrinkFSMu0(rst,clk,op_start,coin_val,cancel_flag