數(shù)字電子技術(shù)基礎(chǔ)第3章重點(diǎn)

概述第3章組合邏輯電路組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)加法器和數(shù)值比較器數(shù)據(jù)選擇器與數(shù)據(jù)分配器譯碼器編碼器組合邏輯電路的分析和設(shè)計(jì)方法本章小結(jié)主要要求：

掌握組合邏輯電路和時(shí)序邏輯電路的概念。

了解組合邏輯電路的特點(diǎn)與描述方法。3.1概述一、組合邏輯電路的概念指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。

數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為組合邏輯電路時(shí)序邏輯電路指任何時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。二、組合邏輯電路的特點(diǎn)與描述方法組合邏輯電路的邏輯功能特點(diǎn)：沒(méi)有存儲(chǔ)和記憶作用。

組合電路的組成特點(diǎn)：

由門(mén)電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。本章的總體結(jié)構(gòu)分析設(shè)計(jì)SSIMSISSIMSI本章的總體結(jié)構(gòu)分析設(shè)計(jì)本章的總體結(jié)構(gòu)本章的總體結(jié)構(gòu)設(shè)計(jì)設(shè)計(jì)主要要求：理解組合邏輯電路分析與設(shè)計(jì)的基本方法。熟練掌握邏輯功能的邏輯表達(dá)式、真值表、卡諾圖和邏輯圖表示法及其相互轉(zhuǎn)換。3.2組合邏輯電路的

分析方法和設(shè)計(jì)方法3.2.1組合邏輯電路的基本分析方法分析思路：基本步驟：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。根據(jù)給定邏輯圖寫(xiě)出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)列真值表分析邏輯功能[例]分析下圖所示邏輯電路的功能。解：(1)寫(xiě)出輸出邏輯函數(shù)式ABCYY1YY1001010100111(3)分析邏輯功能(2)列邏輯函數(shù)真值表111011101001110010100000YCBA輸出輸入01010000111100001111根據(jù)異或功能可列出真值表如右表；也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。通過(guò)分析真值表特點(diǎn)來(lái)說(shuō)明功能。A、B、C三個(gè)輸入變量中，有奇數(shù)個(gè)1時(shí)，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱(chēng)奇校驗(yàn)電路。0101001100111111初學(xué)者一般從輸入向輸出逐級(jí)寫(xiě)出各個(gè)門(mén)的輸出邏輯式。熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式。由Si表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè)1時(shí)，Si

=1，否則Si=0。[例]分析下圖電路的邏輯功能。解：(2)列真值表(1)寫(xiě)出輸出邏輯函數(shù)式AiBiCi-1CiSiAiBiCi-10100011110

1

1

1

1111011101001110010100000CiSiCi-1BiAi輸出輸入11110000由Ci-1表達(dá)式可畫(huà)出其卡諾圖為：11101000可列出真值表為(3)分析邏輯功能將兩個(gè)一位二進(jìn)制數(shù)Ai、Bi

與低位來(lái)的進(jìn)

位Ci-1相加，Si為本位和，Ci為向高位產(chǎn)生的

進(jìn)位。這種功能的電路稱(chēng)為全加器。3.2.2組合邏輯電路的基本設(shè)計(jì)方法設(shè)計(jì)思路：基本步驟：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。分析設(shè)計(jì)要求并列出真值表→求最簡(jiǎn)輸出邏輯式→畫(huà)邏輯圖→工藝設(shè)計(jì)。首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門(mén)電路類(lèi)型的要求，將最簡(jiǎn)與或式變換為與門(mén)類(lèi)型對(duì)應(yīng)的最簡(jiǎn)式。下面通過(guò)例題學(xué)習(xí)如何設(shè)計(jì)組合邏輯電路

(一)單輸出組合邏輯電路設(shè)計(jì)舉例[例]設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，則提案通過(guò)，但A具有否決權(quán)。用與非門(mén)實(shí)現(xiàn)。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)A、B、C同意提案時(shí)取值為1，不同意時(shí)取值為0；Y表示表決結(jié)果，提案通過(guò)則取值為1，否則取值為0?？傻谜嬷当砣缬?。A、B、C三人表決電路多數(shù)人同意，則提案通過(guò)，但A具有否決權(quán)111011101001110010100000YCBA輸出輸入0000000011111111110(2)化簡(jiǎn)輸出函數(shù)Y=AC+ABABC0100011110

1

1

1

0

0

0

0

0用與非門(mén)實(shí)現(xiàn)，并求最簡(jiǎn)與非式=AC+AB=AC·AB(3)根據(jù)輸出邏輯式畫(huà)邏輯圖YABCY=AC·AB[例]設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。

(二)多輸出組合邏輯電路設(shè)計(jì)舉例BiAi輸入CiSi輸出相加的兩個(gè)數(shù)本位和向高位的進(jìn)位解：(2)求最簡(jiǎn)輸出函數(shù)式Ci

=Ai

Bi(3)畫(huà)邏輯圖10110101011000111BiAi輸入CiSi輸出00[例]試設(shè)計(jì)半加器電路。將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位進(jìn)位的運(yùn)算電路，稱(chēng)為半加器。SiCiAiBi(1)分析設(shè)計(jì)要求，列真值表。半加器電路能用與非門(mén)實(shí)現(xiàn)嗎？用與非門(mén)實(shí)現(xiàn)的半加器電路為AiBiSiCi1

iiiBAC=iiiiiBABAS+=iiiiiiABABBA.=此式雖非最簡(jiǎn)，但這樣可利用

Ci中的信號(hào)

AiBi，省去實(shí)現(xiàn)

Ai和

Bi的兩個(gè)非門(mén)，從而使整體電路最簡(jiǎn)。象前面所講的用數(shù)字電路實(shí)現(xiàn)的一些數(shù)學(xué)關(guān)系如：Y=X2，Y=2X+3等都是多輸出的組合邏輯電路。書(shū)后有很多作業(yè)題理解編碼的概念。

理解常用編碼器的類(lèi)型、邏輯功能和使用方法。3.3常用若干組合邏輯電路3.3.1編碼器一、編碼器的概念與類(lèi)型編碼將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼功能的電路編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

普通編碼器為什么要進(jìn)行編碼？編碼后可以節(jié)約計(jì)算機(jī)的資源。編碼器的輸入、輸出之間應(yīng)滿(mǎn)足如下關(guān)系：需要編碼的信息量二進(jìn)制數(shù)的位數(shù)二、二進(jìn)制編碼器由上式可列出真值表為原碼輸出Y0=I1·I3·I5·I71111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入被編信號(hào)高電平有效。要求：輸入信號(hào)有8個(gè)，被編信號(hào)高電平有效，原碼輸出。用n位二進(jìn)制數(shù)碼對(duì)2n個(gè)輸入信號(hào)進(jìn)行編碼的電路。

二、二進(jìn)制編碼器Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7I1I2I3I4I5I6I7Y0Y1Y23位二進(jìn)制編碼器由真值表得到表達(dá)式如下：畫(huà)電路圖I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310線

–4線編碼器原碼輸出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸入被編信號(hào)高電平有效三、二－十進(jìn)制編碼器普通的編碼器存在的問(wèn)題：每一時(shí)刻只有一個(gè)信息有效，即輸入信號(hào)是互斥的.當(dāng)輸入信息中出現(xiàn)不該出現(xiàn)的組合時(shí)，輸出混亂。優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過(guò)在設(shè)計(jì)編碼器時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先編碼器是數(shù)字系統(tǒng)中實(shí)現(xiàn)優(yōu)先權(quán)管理的一個(gè)重要邏輯部件。為何要使用優(yōu)先編碼器？四、優(yōu)先編碼器

(即PriorityEncoder)

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入允許同時(shí)輸入數(shù)個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。普通編碼器在任何時(shí)刻只允許一個(gè)輸入端請(qǐng)求編碼，否則輸出發(fā)生混亂。以8線—3線優(yōu)先編碼器為例下圖是8線—3線優(yōu)先編碼器74LS148的邏輯圖圖3.3.38線－3線優(yōu)先編碼器74LS148的邏輯圖輸入和輸出均以低電平作為有效信號(hào)得到表達(dá)式為：為了擴(kuò)展電路的功能和增加使用的靈活性，在74LS148的邏輯電路中附加了由門(mén)G1、G2和G3組成的控制電路。(1)為選通輸入端，在時(shí)，編碼器才正常工作；而在時(shí)，所有的輸出均被封鎖為高電平。只有當(dāng)所有的編碼輸入端都是高電平（即沒(méi)有編碼輸入），而且S=1時(shí)，才是低電平。因此表示“電路工作，但無(wú)編碼輸入”。只要有任何一個(gè)編碼輸入端有低電平信號(hào)輸入，且S=1，即為低電平，因此的低電平信號(hào)表示“電路工作，而且有編碼輸入”。(2)(3)例：試用兩片74LS148接成16線-4線編碼器，將16個(gè)低電平輸入信號(hào)編為0000~111116個(gè)4位二進(jìn)制代碼。其中的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最低。圖3.3.4用兩片74LS148接成的16線－4線優(yōu)先編碼器思路:先把要實(shí)現(xiàn)的真值表列出.然后確定必須用兩片148,并且還需要用擴(kuò)展端作為一個(gè)輸出端,否則缺一位輸出.注意:74LS148為反碼輸出,而我們要實(shí)現(xiàn)的為原碼輸出.所以輸出端應(yīng)接非門(mén).考慮到芯片是分時(shí)工作的,所以輸出接與非門(mén).思考題:若題目改成把16個(gè)低電平輸入信號(hào)編為1111~000016個(gè)4位二進(jìn)制代碼。其中的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最低。電路又該如何連接呢?CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十進(jìn)制優(yōu)先編碼器CT74LS147

I9=1，I8=0時(shí)，不論I0~I7為0還是

1，電路只對(duì)I8進(jìn)行編碼，輸出反碼0111。反碼輸出被編信號(hào)輸入，(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入

I9=0時(shí)，不論其他Ii為0

還是1，電路只對(duì)I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。111010×××××××01100××××××××1111111111111無(wú)編碼請(qǐng)求Y3Y2Y1Y0=1111依次類(lèi)推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。輸出為BCD碼的反碼。主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器CT74LS138的邏輯功能和使用方法。3.3.2譯碼器

理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。一、譯碼的概念與類(lèi)型

譯碼是編碼的逆過(guò)程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。實(shí)現(xiàn)譯碼功能的電路

譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

數(shù)碼顯示譯碼器通用譯碼器為什么要進(jìn)行譯碼？通用譯碼器可以節(jié)約計(jì)算機(jī)或CPU的資源。數(shù)碼顯示譯碼器可以把二進(jìn)制輸出轉(zhuǎn)變成我們熟悉的十進(jìn)制數(shù)后輸出.二、二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入00000111111111110111111011110111111011110111100111110111110111110110101111110110011111110000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸出輸入CT74LS138

真值表(一)

3線－8線譯碼器Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7用與非門(mén)構(gòu)成的3線—8線譯碼器

(二)

3線－8線譯碼器CT74LS138簡(jiǎn)介CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。使能端STA高電平有效，

STB、STC低電平有效，即當(dāng)STA=1，

STB=STC=0時(shí)譯碼，否則禁止譯碼。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入CT74LS138

真值表允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱(chēng)變量譯碼器，也稱(chēng)全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。

[例]試用兩片3線—8線譯碼器74LS138組成4線—16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0譯成16個(gè)獨(dú)立的低電平信號(hào)。圖3.3.9用兩片74LS138接成的4線－16線譯碼器圖3.3.10二－十進(jìn)制譯碼器74LS42返回二、二－十進(jìn)制譯碼器將BCD碼的十組代碼譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱(chēng)4線–10線譯碼器。8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。10個(gè)譯碼輸出端，低電平0有效。4線-10線譯碼器CT74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga三、數(shù)碼顯示譯碼器

將輸入的BCD碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。(一)

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001(二)數(shù)碼顯示器簡(jiǎn)介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱(chēng)數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。1.七段半導(dǎo)體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式發(fā)光原理顯示結(jié)構(gòu)字型主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。

主要缺點(diǎn)：工作電流大，每字段工作電流約10mA。共陽(yáng)接法

共陰接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。

共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。RR共陽(yáng)極共陰極圖3.3.11半導(dǎo)體數(shù)碼管BS201A

（a）外形圖（b）等效電路返回即液態(tài)晶體2.液晶顯示器(LCD)液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。abcdefgDPagfCOMbcedCOMDP顯示結(jié)構(gòu)字型發(fā)光原理圖3.3.12液晶顯示器的結(jié)構(gòu)及符號(hào)

（a）未加電場(chǎng)時(shí)（b）加電場(chǎng)以后（c）符號(hào)返回圖3.3.13用異或門(mén)驅(qū)動(dòng)液晶顯示器

（a）電路（b）電壓波形主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。

（三）、BCD—七段顯示譯碼器半導(dǎo)體數(shù)碼管和液晶顯示器都可以用TTL或CMOS集成電路直接驅(qū)動(dòng)。為此，就需要使用顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號(hào)，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出BCD代碼所表示的數(shù)值。舉例說(shuō)明輸入為8421BCD碼，用A3、A2、A1、A0表示輸出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示半導(dǎo)體數(shù)碼管為共陰極接法。圖3.3.14BCD－七段顯示譯碼器的卡諾圖返回圖3.3.15BCD－七段顯示譯碼器7448的邏輯圖返回附加控制電路用于擴(kuò)展電路功能。燈測(cè)試輸入：滅零輸入：滅燈輸入/滅零輸出：當(dāng)時(shí)，驅(qū)動(dòng)數(shù)碼管的七段同時(shí)點(diǎn)亮，以檢查該數(shù)碼管各段能否正常發(fā)光。平時(shí)應(yīng)置為高電平。目的：為了能把不希望顯示的零熄滅。使可使本來(lái)應(yīng)該顯示的0熄滅。

這是一個(gè)雙功能的輸入/輸出端，作為輸入時(shí)，稱(chēng)滅燈輸入控制端。只要，數(shù)碼管熄滅；作為輸出端使用時(shí)，稱(chēng)滅零輸出端，只有當(dāng)A3=A2=A1=A0=0，而且有滅零輸入信號(hào)（）時(shí)，才會(huì)給出低電平。因此，表示譯碼器已將本來(lái)應(yīng)該顯示的零熄滅了。4線–7段譯碼器/

驅(qū)動(dòng)器CC14547的邏輯功能示意圖CC14547BIDCBABIYgYfYeYdYcYbYa消隱控制端，低電平有效。8421碼輸入端譯碼驅(qū)動(dòng)輸出端，高電平有效。CC14547的邏輯功能簡(jiǎn)介4線-7段譯碼器/驅(qū)動(dòng)器CC14547真值表消隱000000001111消隱000000001111消隱000000010111消隱000000000111消隱000000011011消隱0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隱0000000××××0YgYfYeYdYcYbYaABCDBI數(shù)字顯示輸出輸入4線-7段譯碼器/

驅(qū)動(dòng)器CC14547的邏輯功能示意圖CC14547BIDCBABIYgYfYeYdYcYbYa0000000××××0消隱1111111111111111011101111011001111010101消隱消隱消隱消隱消隱消隱987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允許數(shù)碼顯示偽碼相應(yīng)端口輸出有效電平1，使顯示相應(yīng)數(shù)字。輸入BCD碼agfbc禁止數(shù)碼顯示數(shù)碼顯示器結(jié)構(gòu)及譯碼顯示原理演示圖3.3.17用7448驅(qū)動(dòng)BS201的連接方法返回用7448驅(qū)動(dòng)共陰極的半導(dǎo)體數(shù)碼管的接法圖3.3.18有滅零控制的8位數(shù)碼顯示系統(tǒng)返回有滅零控制的多位數(shù)碼顯示系統(tǒng)的連接方法四、

用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)由于二進(jìn)制譯碼器的輸出端能提供輸入變量的全部最小項(xiàng)，而任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式，因此用二進(jìn)制譯碼器和門(mén)電路可實(shí)現(xiàn)任何組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平有效時(shí)，多選用與非門(mén)；譯碼器輸出高電平有效時(shí)，多選用或門(mén)。由于有A、B、C三個(gè)變量，故選用3線

-8線譯碼器。解：(1)根據(jù)邏輯函數(shù)選擇譯碼器[例]試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)選用3線-8線譯碼器CT74LS138，并令A(yù)2=A，A1=B，A0=C。(2)將函數(shù)式變換為標(biāo)準(zhǔn)與-或式(3)根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)畫(huà)連線圖Y&CT74LS138輸出低電平有效，，i=0~7因此，將Y函數(shù)式變換為采用5輸入與非門(mén)，其輸入取自Y1、Y3、Y5、Y6和Y7。[例]試用譯碼器實(shí)現(xiàn)全加器。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)被加數(shù)為Ai

，加數(shù)為Bi

，低位進(jìn)位數(shù)為Ci-1。輸出本位和為Si

，向高位的進(jìn)位數(shù)為Ci

。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入(3)選擇譯碼器選用3線–8線譯碼器CT74LS138。并令A(yù)2=Ai，A1=Bi，A0=Ci-1。(2)根據(jù)真值表寫(xiě)函數(shù)式Y(jié)1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路(5)畫(huà)連線圖Ci&Si&CT74LS138輸出低電平有效，，i=0~7因此，將函數(shù)式變換為CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三)譯碼器的擴(kuò)展

A3A2A1A0低位片高位片五、譯碼器的擴(kuò)展

例如兩片CT74LS138組成的4線–16線譯碼器。16個(gè)譯碼輸出端4位二進(jìn)制碼輸入端低3位碼從各譯碼器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼A3與高位片STA端和低位片STB端相連，因此，A3=0時(shí)低位片工作，A3=1時(shí)高位片工作。STA不用，應(yīng)接有效電平1。作4線–16線譯碼器使能端，低電平有效。CT74LS138組成的4線–16線譯碼器工作原理E=1時(shí)，兩個(gè)譯碼器都不工作，輸出Y0~Y15都為高電平1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE(1)A3=0時(shí)，高位片不工作，低位片工作，譯出與輸入0000~0111分別對(duì)應(yīng)的8個(gè)輸出信號(hào)Y0~Y7。(2)A3=1時(shí)，低位片不工作，高位片工作，譯出與輸入1000~1111分別對(duì)應(yīng)的

8

個(gè)輸出信號(hào)

Y8~

Y15。E=0時(shí)，允許譯碼。主要要求：理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用。理解常用數(shù)據(jù)選擇器的邏輯功能及其使用。掌握用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的方法。3.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器

D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A0一、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用數(shù)據(jù)選擇器:根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出的電路.又稱(chēng)多路選擇器(Multiplexer，簡(jiǎn)稱(chēng)MUX)或多路開(kāi)關(guān)。多路輸入一路輸出地址碼輸入10Y=D1D1常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的輸入信號(hào)個(gè)數(shù)N與地址碼個(gè)數(shù)n的關(guān)系為

N=2n多到一的數(shù)字開(kāi)關(guān)數(shù)據(jù)分配器:根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。Demultiplexer，簡(jiǎn)稱(chēng)DMUXY0DY1Y2Y34

路數(shù)據(jù)分配器工作示意圖A1A0一路輸入多路輸出地址碼輸入10Y1=DD一到多的數(shù)字開(kāi)關(guān)二、數(shù)據(jù)選擇器的設(shè)計(jì)4選1數(shù)據(jù)選擇器真值表D3D311D2D201D1D110D0D000YYA0A1輸出輸入電路圖如下一頁(yè)所示。還可以加入片選信號(hào)S圖3.3.20雙4選1數(shù)據(jù)選擇器74LS153返回雙4選1數(shù)據(jù)選擇器介紹地址端共用；數(shù)據(jù)輸入和輸出端各自獨(dú)立；片選信號(hào)獨(dú)立。[例]試用兩個(gè)帶附加控制端的4選1數(shù)據(jù)選擇器組成一個(gè)8選1數(shù)據(jù)選擇器。三、數(shù)據(jù)選擇器的邏輯功能及其使用1.8選1數(shù)據(jù)選擇器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的邏輯功能示意圖8路數(shù)據(jù)輸入端地址信號(hào)輸入端互補(bǔ)輸出端使能端，低電平有效CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151邏輯功能示意圖ST

=

1

時(shí)禁止數(shù)據(jù)選擇器工作

ST

=

0

時(shí)，數(shù)據(jù)選擇器工作。選擇哪一路信號(hào)輸出由地址碼決定。8選1數(shù)據(jù)選擇器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入因?yàn)槿鬉2A1A0=000，則因?yàn)槿鬉2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入CT74LS151輸出函數(shù)表達(dá)式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D72.雙4選1數(shù)據(jù)選擇器CC14539CC145391STA1A01D01D31D21D11ST1Y2Y雙4選1數(shù)據(jù)選擇器CC14539邏輯功能示意圖2D02D32D22D12ST2ST兩個(gè)數(shù)據(jù)選擇器的公共地址輸入端。數(shù)據(jù)選擇器1的輸出數(shù)據(jù)選擇器1的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的輸出內(nèi)含兩個(gè)相同的

4選1數(shù)據(jù)選擇器。1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0000××××××11Y1D01D11D21D3A0A11ST輸出輸入CC14539數(shù)據(jù)選擇器1真值表1D01D11D21D31ST使能端低電平有效1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0001D01D11D21D30××××××1數(shù)據(jù)選擇器2的邏輯功能同理。

1ST=1時(shí)，禁止數(shù)據(jù)選擇器工作，輸出1Y=0。

1ST=0時(shí)，數(shù)據(jù)選擇器工作。輸出哪一路數(shù)據(jù)由地址碼A1A0決定。

CC14539數(shù)據(jù)選擇器輸出函數(shù)式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3

=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3

=m02D0+m12D1+m22D2+m32D3由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為1時(shí)，輸出為地址輸入變量全體最小項(xiàng)的和。例如4選1數(shù)據(jù)選擇器的輸出Y=m0D0+m1D1+m2D2+m3D3當(dāng)D0=D1=D2=D3=1時(shí)，Y=m0+m1+m2+m3。當(dāng)D0~D3為0、1的不同組合時(shí)，Y可輸出不同的最小項(xiàng)表達(dá)式。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式，當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端。因此用數(shù)據(jù)選擇器可實(shí)現(xiàn)任何組合邏輯函數(shù)。四、用數(shù)據(jù)選擇器實(shí)現(xiàn)多種組合邏輯功能1、用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)1、變量個(gè)數(shù)=地址選擇端的端數(shù)2、變量個(gè)數(shù)>地址選擇端的端數(shù)分以下兩種情況：

CT74LS151有A2、A1

、A0三個(gè)地址輸入端，正好用以輸入三變量A、B、C。[例]試用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)

Y=AB+AC+BC。該題可用代數(shù)法或卡諾圖法求解。Y為三變量函數(shù)，故選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。代數(shù)法求解解：(2)寫(xiě)出邏輯函數(shù)的最小項(xiàng)表達(dá)式Y(jié)=AB+AC+BC=ABC+ABC+ABC+ABC(3)

寫(xiě)出數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比較

Y和

Y′兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系(1)選擇數(shù)據(jù)選擇器令A(yù)=A2，B=A1，C=A0則Y′=ABCD0+ABCD1+ABCD2+ABCD3+

ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+++為使Y=Y′，應(yīng)令D0=

D1=D2=D4=0D3=

D5=D6=D7=1(5)畫(huà)連線圖CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYY′ABC1即可得輸出函數(shù)D0D2D1D4D7D6D5D31(1)選擇數(shù)據(jù)選擇器選用CT74LS151(2)畫(huà)出

Y和數(shù)據(jù)選擇器輸出

Y

的卡諾圖(3)比較邏輯函數(shù)

Y

和

Y的卡諾圖設(shè)Y=Y、A=A2、B=A1、C=A0對(duì)比兩張卡諾圖后得D0=

D1=D2=D4=0D3=

D5=D6=D7=1(4)畫(huà)連線圖ABC0100011110

1

1

1

1

0

0

0

0Y的卡諾圖A2A1A00100011110

D6D7D5D3D0D1D2D4Y′的卡諾圖1

1

1

1

D6D7D5D3卡諾圖法求解解：與代數(shù)法所得圖相同[例]試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)

Y=AB+AC+BC。主要要求：

理解加法器的邏輯功能及應(yīng)用。了解數(shù)值比較器的作用。3.5加法器和數(shù)值比較器

一、加法器

(一)加法器基本單元半加器HalfAdder，簡(jiǎn)稱(chēng)HA。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。1011010101100000CiSiBiAi輸出輸入AiBiSiCiCO∑全加器FullAdder，簡(jiǎn)稱(chēng)FA。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入AiBiSiCiCO∑CICi-1

(二)多位加法器實(shí)現(xiàn)多位加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱(chēng)為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器超前進(jìn)位加法器串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)超前進(jìn)位加法器舉例：CT74LS283相加結(jié)果讀數(shù)為C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283邏輯符號(hào)二、數(shù)值比較器DigitalComparator，又稱(chēng)數(shù)字比較器。用于比較兩個(gè)數(shù)的大小。

(一)

1位數(shù)值比較器輸入輸出ABY(A>B)Y(A<B)Y(A=B)00001010101010011001ABAABABBY(A<B)Y(A=B)Y(A>B)

(二)

多位數(shù)值比較器可利用1位數(shù)值比較器構(gòu)成比較原理：從最高位開(kāi)始逐步向低位進(jìn)行比較。例如比較A=A3A2A1A0和B=B3B2B1B0的大小：若A3>B3，則A>B；若A3<B3，則A<B；若A3=B3，則需比較次高位。

若次高位A2>B2，則A>B；若A2<B2，則A<B；若A2=B2，則再去比較更低位。依次類(lèi)推，直至最低位比較結(jié)束。（三）用加法器設(shè)計(jì)組合邏輯電路設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將8421BCD代碼轉(zhuǎn)換成余三碼。設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將余三碼轉(zhuǎn)換成8421BCD代碼。（四）綜合舉例[例]用雙4選1數(shù)據(jù)選擇器構(gòu)成一位全加器[例]用3線-8線譯碼器附加必要的門(mén)電路構(gòu)成一位全加器。[例]由雙4選1數(shù)據(jù)選擇器組成的電路如下圖所示，分析下圖所示電路的功能，寫(xiě)出F（A、B、C、D）的最小項(xiàng)表達(dá)式。已知某多功能邏輯運(yùn)算電路的功能表如下表所示，試用一片8選1數(shù)據(jù)選擇器并附加必要的門(mén)電路實(shí)現(xiàn)該電路。A+B10AB11AB01AB00FG1G0主要要求：

了解競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因和消除措施。3.6組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)一、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其危害當(dāng)信號(hào)通過(guò)導(dǎo)線和門(mén)電路時(shí)，將產(chǎn)生時(shí)間延遲。因此，同一個(gè)門(mén)的一組輸入信號(hào)，由于它們?cè)诖饲巴ㄟ^(guò)不同數(shù)目的門(mén)，經(jīng)過(guò)不同長(zhǎng)度導(dǎo)線的傳輸，到達(dá)門(mén)輸入端的時(shí)間會(huì)有先有后，這種現(xiàn)象稱(chēng)為競(jìng)爭(zhēng)。邏輯門(mén)因輸入端的競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱(chēng)為冒險(xiǎn)?？赡軐?dǎo)致錯(cuò)誤動(dòng)作二、競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生原因及消除方法負(fù)尖峰脈沖冒險(xiǎn)舉例可見(jiàn)，在組合邏輯電路中，當(dāng)一個(gè)門(mén)電路(如G2)輸入兩個(gè)向相反方向變化的互補(bǔ)信號(hào)時(shí)，則在輸出端可能會(huì)產(chǎn)生尖峰干擾脈沖。正尖峰脈沖冒險(xiǎn)舉例G2G1AYY=A+AA理想考慮門(mén)延時(shí)AY11AY1tpdG2G1AYY=A·AA理想考慮門(mén)延時(shí)Y0AAY1tpd由于尖峰干擾脈沖的寬度很窄，在可能產(chǎn)生尖峰干擾脈沖的門(mén)電路輸出端與地之間接入一個(gè)容量為幾十皮法的電容就可吸收掉尖峰干擾脈沖。1.加封鎖脈沖2.加選通脈沖3.修改邏輯設(shè)計(jì)4.接入濾波電容消除冒險(xiǎn)的方法：組合邏輯電路指任一時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的取值組合，而與電路原有狀態(tài)無(wú)關(guān)的電路。它在邏輯功能上的特點(diǎn)是：沒(méi)有存儲(chǔ)和記憶作用；在電路結(jié)構(gòu)上的特點(diǎn)是：由各種門(mén)電路組成，不含記憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。本章小結(jié)組合邏輯電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。

組合邏輯電路的基本分析方法是：根據(jù)給定電路逐級(jí)寫(xiě)出輸出函數(shù)式，并進(jìn)行必要的化簡(jiǎn)和變換，然后列出真值表，確定電路的邏輯功能。組合邏輯電路的基本設(shè)計(jì)方法是：根據(jù)給定設(shè)計(jì)任務(wù)進(jìn)行邏輯抽象，列出真值表，然后寫(xiě)出輸出函數(shù)式并進(jìn)行適當(dāng)化簡(jiǎn)和變換，求出最簡(jiǎn)表達(dá)式，從而畫(huà)出最簡(jiǎn)(或稱(chēng)最佳)邏輯電路。以MSI組件為基本單元的電路設(shè)計(jì)，其最簡(jiǎn)含義是：MSI組件個(gè)數(shù)最少，品種最少，組件之間的連線最少。以邏輯門(mén)為基本單元的電路設(shè)計(jì)，其最簡(jiǎn)含義是：邏輯門(mén)數(shù)目最少，且各個(gè)邏輯門(mén)輸入端的數(shù)目和電路的級(jí)數(shù)也最少，沒(méi)有竟?fàn)幟半U(xiǎn)。

用于實(shí)現(xiàn)組合邏輯電路的MSI組件主要有譯碼器和數(shù)據(jù)選擇器。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器和加法器等是常用的MSI組合邏輯部件，學(xué)習(xí)時(shí)應(yīng)重點(diǎn)掌握其邏輯功能及應(yīng)用。數(shù)據(jù)選擇器的作用是根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出。數(shù)據(jù)分配器的作用是根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去。譯碼器的作用是將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)，常用的有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和數(shù)碼顯示譯碼器。編碼器的作用是將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼輸出，常用的有二進(jìn)制編碼器、二-十進(jìn)制編碼器和優(yōu)先編碼器。數(shù)值比較器用于比較兩個(gè)二進(jìn)制數(shù)的大小。

加法器用于實(shí)現(xiàn)多位加法運(yùn)算，其單元電路有半加器和全加器；其集成電路主要有串行進(jìn)位加法器和超前進(jìn)位加法器。同一個(gè)門(mén)的一組輸入信號(hào)到達(dá)的時(shí)間有先有后，這種現(xiàn)象稱(chēng)為競(jìng)爭(zhēng)。競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生尖峰干擾脈沖的現(xiàn)象，稱(chēng)為冒險(xiǎn)。競(jìng)爭(zhēng)冒險(xiǎn)可能導(dǎo)致負(fù)載電路誤動(dòng)作，應(yīng)用中需加以注意。安全閥基本知識(shí)如果壓力容器(設(shè)備/管線等)壓力超過(guò)設(shè)計(jì)壓力…1.盡可能避免超壓現(xiàn)象堵塞(BLOCKED)火災(zāi)(FIRE)熱泄放(THERMALRELIEF)如何避免事故的發(fā)生?2.使用安全泄壓設(shè)施爆破片安全閥如何避免事故的發(fā)生?01安全閥的作用就是過(guò)壓保護(hù)!一切有過(guò)壓可能的設(shè)施都需要安全閥的保護(hù)!這里的壓力可以在200KG以上,也可以在1KG以下!設(shè)定壓力(setpressure)安全閥起跳壓力背壓(backpressure)安全閥出口壓力超壓(overpressure)表示安全閥開(kāi)啟后至全開(kāi)期間入口積聚的壓力.幾個(gè)壓力概念彈簧式先導(dǎo)式重力板式先導(dǎo)+重力板典型應(yīng)用電站鍋爐典型應(yīng)用長(zhǎng)輸管線典型應(yīng)用罐區(qū)安全閥的主要類(lèi)型02不同類(lèi)型安全閥的優(yōu)缺點(diǎn)結(jié)構(gòu)簡(jiǎn)單,可靠性高適用范圍廣價(jià)格經(jīng)濟(jì)對(duì)介質(zhì)不過(guò)分挑剔彈簧式安全閥的優(yōu)點(diǎn)預(yù)漏--由于閥座密封力隨介質(zhì)壓力的升高而降低,所以會(huì)有預(yù)漏現(xiàn)象--在未達(dá)到安全閥設(shè)定點(diǎn)前,就有少量介質(zhì)泄出.100%SEATINGFORCE75502505075100%SETPRESSURE彈簧式安全閥的缺點(diǎn)過(guò)大的入口壓力降會(huì)造成閥門(mén)的頻跳,縮短閥門(mén)使用壽命.ChatterDiscGuideDiscHolderNozzle彈簧式安全閥的缺點(diǎn)彈簧式安全閥的缺點(diǎn)=10090807060500102030405010%OVERPRESSURE%BUILT-UPBACKPRESSURE%RATEDCAPACITY普通產(chǎn)品平衡背壓能力差.在普通產(chǎn)品基礎(chǔ)上加裝波紋管,使其平衡背壓的能力有所增強(qiáng).能夠使閥芯內(nèi)件與高溫/腐蝕性介質(zhì)相隔離.平衡波紋管彈簧式安全閥的優(yōu)點(diǎn)優(yōu)異的閥座密封性能,閥座密封力隨介質(zhì)操作壓力的升高而升高,可使系統(tǒng)在較高運(yùn)行壓力下高效能地工作.ResilientSeatP1P1P2先導(dǎo)式安全閥的優(yōu)點(diǎn)平衡背壓能力優(yōu)秀有突開(kāi)型/調(diào)節(jié)型兩種動(dòng)作特性可遠(yuǎn)傳取壓先導(dǎo)式安全閥的優(yōu)點(diǎn)對(duì)介質(zhì)比較挑剃,不適用于較臟/較粘稠的介質(zhì),此類(lèi)介質(zhì)會(huì)堵塞引壓管及導(dǎo)閥內(nèi)腔.成本較高.先導(dǎo)式安全閥的缺點(diǎn)重力板式產(chǎn)品的優(yōu)點(diǎn)目前低壓儲(chǔ)罐呼吸閥/緊急泄放閥的主力產(chǎn)品.結(jié)構(gòu)簡(jiǎn)單.價(jià)格經(jīng)濟(jì).重力板式產(chǎn)品的缺點(diǎn)不可現(xiàn)場(chǎng)調(diào)節(jié)設(shè)定值.閥座密封性差,并有較嚴(yán)重的預(yù)漏.受背壓影響大.需要很高的超壓以達(dá)到全開(kāi).不適用于深冷/粘稠工況.幾個(gè)常用規(guī)范ASMEsectionI-動(dòng)力鍋爐(FiredVessel)ASMEsectionVIII-非受火容器(UnfiredVessel)API2000-低壓安全閥設(shè)計(jì)(LowpressurePRV)API520-火災(zāi)工況計(jì)算與選型(FireSizing)API526-閥門(mén)尺寸(ValveDimension)API527-閥座密封(SeatTightness)介質(zhì)狀態(tài)(氣/液/氣液雙相).氣態(tài)介質(zhì)的分子量&Cp/Cv值.液態(tài)介質(zhì)的比重/黏度.安全閥泄放量要求.設(shè)定壓力.背壓.泄放溫度安全閥不以連接尺寸作為選型報(bào)價(jià)依據(jù)!如何提供高質(zhì)量的詢(xún)價(jià)?彈簧安全閥的結(jié)構(gòu)彈簧安全閥起跳曲線彈簧安全閥結(jié)構(gòu)彈簧安全閥結(jié)構(gòu)導(dǎo)壓管活塞密封活塞導(dǎo)向不平衡移動(dòng)副(活塞)導(dǎo)管導(dǎo)閥彈性閥座P1P1P2先導(dǎo)式安全閥結(jié)構(gòu)先導(dǎo)式安全閥的工作原理頻跳安全閥的頻跳是一種閥門(mén)高頻反復(fù)開(kāi)啟關(guān)閉的現(xiàn)象。安全閥頻跳時(shí)，一般來(lái)說(shuō)密封面只打開(kāi)其全啟高度的幾分只一或十幾分之一，然后迅速回座并再次起跳。頻跳時(shí)，閥瓣和噴嘴的密封面不斷高頻撞擊會(huì)造成密封面的嚴(yán)重?fù)p傷。如果頻跳現(xiàn)象進(jìn)一步加劇還有可能造成閥體內(nèi)部其他部分甚至系統(tǒng)的損傷。安全閥工作不正常的因素頻跳后果1、導(dǎo)向平面由于反復(fù)高頻磨擦造成表面劃傷或局部材料疲勞實(shí)效。2、密封面由于高頻碰撞造成損傷。3、由于高頻振顫造成彈簧實(shí)效。4、由頻跳所帶來(lái)的閥門(mén)及管道振顫可能會(huì)破壞焊接材料和系統(tǒng)上其他設(shè)備。5、由于安全閥在頻跳時(shí)無(wú)法達(dá)到需要的排放量，系統(tǒng)壓力有可能繼續(xù)升壓并超過(guò)最大允許工作壓力。安全閥工作不正常的因素A、系統(tǒng)壓力在通過(guò)閥門(mén)與系統(tǒng)之間的連接管時(shí)壓力下降超過(guò)3%。當(dāng)閥門(mén)處于關(guān)閉狀態(tài)時(shí)，閥門(mén)入口處的壓力是相對(duì)穩(wěn)定的。閥門(mén)入口壓力與系統(tǒng)壓力相同。當(dāng)系統(tǒng)壓力達(dá)到安全閥的起跳壓力時(shí)，閥門(mén)迅速打開(kāi)并開(kāi)始泄壓。但是由于閥門(mén)與系統(tǒng)之間的連接管設(shè)計(jì)不當(dāng)，造成連接管內(nèi)局部壓力下降過(guò)快超過(guò)3%，是閥門(mén)入口處壓力迅速下降到回座壓力而導(dǎo)致閥門(mén)關(guān)閉。因此安全閥開(kāi)啟后沒(méi)有達(dá)到完全排放，系統(tǒng)壓力仍然很高，所以閥門(mén)會(huì)再次起跳并重復(fù)上述過(guò)程，既發(fā)生頻跳。導(dǎo)致頻跳的原因?qū)е陆庸軌航蹈哂?%的原因1、閥門(mén)與系統(tǒng)間的連接管內(nèi)徑小于閥門(mén)入口管內(nèi)徑。2、存在嚴(yán)重的渦流現(xiàn)象。3、連接管過(guò)長(zhǎng)而且沒(méi)有作相應(yīng)的補(bǔ)償（使用內(nèi)徑較大的管道）。4、連接管過(guò)于復(fù)雜（拐彎過(guò)多甚至在該管上開(kāi)口用作它途。在一般情況下安全閥入口處不允許安裝其他閥門(mén)。）導(dǎo)致頻跳的原因B、閥門(mén)的調(diào)節(jié)環(huán)位置設(shè)置不當(dāng)。安全閥擁有噴嘴環(huán)和導(dǎo)向環(huán)。這兩個(gè)環(huán)的位置直接影響安全閥的起跳和回座過(guò)程。如果噴嘴環(huán)的位置過(guò)低或?qū)颦h(huán)的位置過(guò)高，則閥門(mén)起跳后介質(zhì)的作用力無(wú)法在閥瓣座和調(diào)節(jié)環(huán)所構(gòu)成的空間內(nèi)產(chǎn)生足夠的托舉力使閥門(mén)保持排放狀態(tài)，從而導(dǎo)致閥門(mén)迅速回座。但是系統(tǒng)壓力仍然保持較高水平，因此回座后閥門(mén)會(huì)很快再次起跳。導(dǎo)致頻跳的原因C、安全閥的額定排量遠(yuǎn)遠(yuǎn)大于所需排量。

由于所選的安全閥的喉徑面積遠(yuǎn)遠(yuǎn)大于所需，安全閥排放時(shí)過(guò)大的排量導(dǎo)致壓力容器內(nèi)局部壓力下降過(guò)快，而系統(tǒng)本身的超壓狀態(tài)沒(méi)有得到緩解，使安全閥不得不再次起跳頻跳的原因閥門(mén)拒跳：當(dāng)系統(tǒng)壓力達(dá)到安全閥的起跳壓力時(shí)，閥門(mén)不起跳的現(xiàn)象。安全閥工作不正常的因素1、閥門(mén)整定壓力過(guò)高。2、閥門(mén)內(nèi)落入大量雜質(zhì)從而使閥辦座和導(dǎo)套間卡死或摩擦力過(guò)大。3、彈簧之間夾入雜物使彈簧無(wú)法被正常壓縮。4、閥門(mén)安裝不當(dāng)，使閥門(mén)垂直度超過(guò)極限范圍（正負(fù)兩度）從而使閥桿組件在起跳過(guò)程中受阻。5、排氣管道沒(méi)有被可靠支撐或由于管道受熱膨脹移位從而對(duì)閥體產(chǎn)生扭轉(zhuǎn)力，導(dǎo)致閥體內(nèi)機(jī)構(gòu)發(fā)生偏心而卡死。安全閥拒跳的原因閥門(mén)不回座或回座比過(guò)大：安全閥正常起跳后長(zhǎng)時(shí)間無(wú)法回座，閥門(mén)保持排放狀態(tài)的現(xiàn)象。安全閥工作不正常的因素1、閥門(mén)上下調(diào)整環(huán)的位置設(shè)置不當(dāng)。2、排氣管道設(shè)計(jì)不當(dāng)造成排氣不暢，由于排氣管道過(guò)小、拐彎過(guò)多或被堵塞，使排放的蒸汽無(wú)法迅速排出而在排氣管和閥體內(nèi)積累，這時(shí)背壓會(huì)作用在閥門(mén)內(nèi)部機(jī)構(gòu)上并產(chǎn)生抑制閥門(mén)關(guān)閉的趨勢(shì)。3、閥門(mén)內(nèi)落入大量雜質(zhì)從而使閥瓣座和導(dǎo)套之間卡死后摩擦力過(guò)大。安全閥不回座或回座比過(guò)大的因素：4、彈簧之間夾入雜物從而使彈簧被正常壓縮后無(wú)法恢復(fù)。5、由于對(duì)閥門(mén)排放時(shí)的排放反力計(jì)算不足，從而在排放時(shí)閥體受力扭曲損壞內(nèi)部零件導(dǎo)致卡死。6、閥桿螺母（位于閥桿頂端）的定位銷(xiāo)脫落。在閥門(mén)排放時(shí)由于振動(dòng)使該螺母下滑使閥桿組件回落受阻。安全閥不回座或回座比過(guò)大的因素：7、由于彈簧壓緊螺栓的鎖緊螺母松脫，在閥門(mén)排放時(shí)由于振動(dòng)時(shí)彈簧壓緊螺栓松動(dòng)上滑導(dǎo)致閥門(mén)的設(shè)定起跳值不斷減小。

8、閥門(mén)安裝不當(dāng)，使閥門(mén)垂直度超過(guò)極限范圍（正負(fù)兩度）從而使閥桿組件在回落過(guò)程中受阻。

9、閥門(mén)的密封面中有雜質(zhì)，造成閥門(mén)無(wú)法正常關(guān)閉。

10、鎖緊螺母沒(méi)有鎖緊，由于管道震動(dòng)下環(huán)向上運(yùn)動(dòng)，上平面高于密封面，閥門(mén)回座時(shí)無(wú)法密封安全閥不回座或回座比過(guò)大的因素：謝謝觀看癌基因與抑癌基因oncogene&tumorsuppressorgene24135基因突變概述.癌基因和抗癌基因的概念.癌基因的分類(lèi).癌基因產(chǎn)物的作用.癌基因激活的機(jī)理主要內(nèi)容疾病：

——是人體某一層面或各層面形態(tài)和功能（包括其物質(zhì)基礎(chǔ)——代謝）的異常，歸根結(jié)底是某些特定蛋白質(zhì)結(jié)構(gòu)或功能的變異，而這些蛋白質(zhì)又是細(xì)胞核中相應(yīng)基因借助細(xì)胞受體和細(xì)胞中信號(hào)轉(zhuǎn)導(dǎo)分子接收信號(hào)后作出應(yīng)答（表達(dá)）的產(chǎn)物。TranscriptionTranslationReplicationDNARNAProtein中心法規(guī)Whatisgene?基因：

—是遺傳信息的載體

—是一段特定的DNA序列（片段）

—是編碼RNA或蛋白質(zhì)的一段DNA片段

—是由編碼序列和調(diào)控序列組成的一段DNA片段基因主宰生物體的命運(yùn)：微效基因的變異——生物體對(duì)生存環(huán)境的敏感度變化關(guān)鍵關(guān)鍵