第6章時序邏輯電路-課件

學習要點了解時序邏輯電路的特點與分類。掌握時序邏輯電路的分析方法，能熟練分析計數(shù)器等常用時序邏輯電路。了解時序邏輯電路的設計方法，能設計簡單的時序邏輯電路。第六章時序邏輯電路2020/12/1216.1

概述2020/12/122精品資料你怎么稱呼老師？如果老師最后沒有總結(jié)一節(jié)課的重點的難點，你是否會認為老師的教學方法需要改進？你所經(jīng)歷的課堂，是講座式還是討論式？教師的教鞭“不怕太陽曬，也不怕那風雨狂，只怕先生罵我笨，沒有學問無顏見爹娘……”“太陽當空照，花兒對我笑，小鳥說早早早……”組合邏輯電路：t時刻輸出僅與t時刻輸入有關，

與t以前的狀態(tài)無關。時序邏輯電路：t時刻輸出不僅與t時刻輸入有關，

還與電路過去的狀態(tài)有關。一、組合邏輯電路和時序邏輯電路的區(qū)別1、從邏輯功能上看2020/12/125組合邏輯電路組合邏輯電路的框圖時序邏輯電路框圖存儲電路主要由觸發(fā)器構(gòu)成2020/12/126X——外部輸入Y——外部輸出Z——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時序電路的結(jié)構(gòu)：1）由組合電路和存儲電路（觸發(fā)器）構(gòu)成；2）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電路的輸出。一個時序電路可以沒有組合電路部分，但是不能沒有存儲電路。2020/12/1272、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲信息的觸發(fā)器等元件。時序電路一定含有存儲信息的元件——觸發(fā)器。2020/12/128二、時序邏輯電路的形式1、Moore型輸出僅與存儲電路的現(xiàn)態(tài)Q有關，而與當前輸入無關。2、Mealy型輸出不僅與存儲電路的現(xiàn)態(tài)Q有關，而且還與當前輸入有關。2020/12/129三、時序邏輯電路的分類2020/12/12106.2

時序邏輯電路的分析方法2020/12/1211一、分析步驟異步2020/12/1212二、分析舉例☆同步時序電路分析1、無外部輸入的時序電路例1

試分析圖示電路，并畫出狀態(tài)圖和時序圖。2020/12/12131）時鐘方程CLK1=CLK2=CLK（對同步電路可省去）2）驅(qū)動方程（輸入方程）3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程2020/12/12144）狀態(tài)轉(zhuǎn)換表（依次設初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無效狀態(tài)電路具有自啟動能力2020/12/12156）波形圖功能：同步三進制計數(shù)器，有自啟動能力2020/12/1216例2

試分析圖示時序電路的邏輯功能。（帶有外部輸出Y，觸發(fā)器為主從JKF-F）2020/12/12171）時鐘方程（略）2）驅(qū)動方程（輸入方程）2020/12/12183）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程4）輸出方程2020/12/12195）狀態(tài)轉(zhuǎn)換表（依次設初態(tài)，求次態(tài)）2020/12/1220狀態(tài)轉(zhuǎn)換表的另一種形式：2020/12/12216）狀態(tài)圖2020/12/12222、有外部輸入的時序電路例1

試分析圖示時序電路。2020/12/12231）驅(qū)動方程（輸入方程）2）輸出方程2020/12/12243）狀態(tài)方程由T特性方程：得：2020/12/12254）狀態(tài)轉(zhuǎn)換表2020/12/12265）狀態(tài)圖2020/12/1227例2

試分析圖示時序電路。2020/12/12281）驅(qū)動方程（輸入方程）2）輸出方程3）狀態(tài)方程2020/12/12294）狀態(tài)表2020/12/12305）狀態(tài)圖2020/12/12316）波形圖設Q=0（初態(tài)），加到輸入端A、B的波形如圖。2020/12/12322020/12/12337）功能分析☆該電路為串行加法器電路A——被加數(shù)，B——加數(shù)Y——加法和，Q——進位☆波形圖表示了兩個八位二進制數(shù)相加得到

和數(shù)的過程。A=01101100，B=00111010，Y=101001102020/12/12346.3

時序邏輯電路的設計方法2020/12/1235一、設計步驟1.設定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結(jié)果為輸出變量。2.畫狀態(tài)圖這一步是關鍵。對每一個需要記憶的輸入信息用一個狀態(tài)來表示，以確定所涉及電路需多少個狀態(tài)。此時狀態(tài)用S0、S1、….來表示。2020/12/12363.狀態(tài)化簡消去原始狀態(tài)中的多余狀態(tài)以得到最簡狀態(tài)圖。4.狀態(tài)編碼給化簡后的狀態(tài)圖中的每一個狀態(tài)賦以二進制碼。二進制碼的位數(shù)n等于觸發(fā)器的個數(shù)，它與電路的狀態(tài)數(shù)m之間應滿足：2020/12/12375.選觸發(fā)器類型6.求輸出方程、狀態(tài)方程、驅(qū)動方程7.畫電路圖8.檢查自啟動能力2020/12/1238二、設計舉例☆Moore型同步時序電路設計例1

試設計一個自然態(tài)序、帶進位輸出端的同步

五進制計數(shù)器。解：1）設定狀態(tài)，作原始狀態(tài)圖2020/12/12392）狀態(tài)編碼∵M=5，∴取觸發(fā)器位數(shù)n=32020/12/12403）編碼后狀態(tài)圖4）選觸發(fā)器類型選用3個下降沿觸發(fā)的JK觸發(fā)器2020/12/1241電路次態(tài)/輸出（）卡諾圖5）求輸出方程、狀態(tài)方程、驅(qū)動方程方法一：2020/12/1242卡諾圖的分解2020/12/1243由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器特性方程的標準形式，就可以找出驅(qū)動方程：2020/12/124445由此可得驅(qū)動方程：2020/12/1245方法二：2020/12/12462020/12/12472020/12/1248輸出方程：驅(qū)動方程：由特性方程得狀態(tài)方程：檢查所設計電路是否具有自啟動能力2020/12/12496）作電路圖2020/12/12507）檢查自啟動能力由狀態(tài)方程可得：由此表可以看出，電路具有自啟動能力。2020/12/12518）完整狀態(tài)圖2020/12/1252例2

試設計一個?？勺冞f增同步計數(shù)器，當控制信號X=0時為三進制計數(shù)，X=1時為四進制計數(shù)。設置一個進位輸出端C。解：1）根據(jù)題意畫狀態(tài)圖2020/12/12532）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表2020/12/12542020/12/12554）選觸發(fā)器∵M=4，∴取觸發(fā)器位數(shù)n=2使用兩個上升沿觸發(fā)的D觸發(fā)器5）求輸出方程、驅(qū)動方程2020/12/1256利用D觸發(fā)器激勵表求驅(qū)動方程：2020/12/12576）檢查自啟動能力由狀態(tài)方程：得：有自啟動能力。7）電路圖略2020/12/1258☆Mealy型同步時序電路設計例：設計一個串行數(shù)據(jù)檢測器，要求連續(xù)輸入三個或三個以上“1”時輸出為1，其余情況下輸出為0。設輸入變量為X，輸出變量為Y用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測結(jié)果）解：1）設定狀態(tài)2020/12/12596.4

若干常用的時序邏輯電路2020/12/12606.4.1寄存器和移位寄存器一、寄存器1.寄存器的定義——能夠暫存數(shù)據(jù)的部件。寄存器的功能——接受、存放、傳送數(shù)據(jù)。寄存器的組成——觸發(fā)器及門電路。說明：對寄存器中的觸發(fā)器只要求它具有置1、置0

的功能即可，因而無論用何種類型的觸發(fā)器

都可組成寄存器。2020/12/12612.寄存器的種類1）并行輸入寄存器——輸入數(shù)據(jù)可同時送入

寄存器內(nèi)。2）串行輸入寄存器——即“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器——由觸發(fā)器作存儲單元，輸入的數(shù)據(jù)可長久保留。4）動態(tài)移位寄存器——由電容作存儲單元，輸入的數(shù)據(jù)不可長久保留，需刷新。2020/12/12623.基本寄存器數(shù)據(jù)并行輸入，并行輸出。2020/12/1263四位寄存器——74HC1752020/12/1264功能表：這種寄存器具有很強的抗干擾能力。2020/12/1265二、移位寄存器移位寄存器——可以進行移位操作的寄存器。它同時具有寄存和移位兩個功能。數(shù)字電路中，加減運算用加法器。減法器完成，乘、除運算則用移位以后再加的辦法完成。例：求A=1010與B=1101的積。2020/12/1266演算過程：求幾項“部分積”之和2020/12/12671.分類1）左移——在一個移位命令作用下，寄存器中各位（bit）的信息依次向左移動一位。2020/12/1268設：輸入的代碼次序是1011。送數(shù)前，先將寄存器清零，然后在4個CLK脈沖的作用下將數(shù)據(jù)送入寄存器，并可在4個觸發(fā)器的輸出端得到并行輸出的代碼。2020/12/12692020/12/12702）右移3）雙向移位（74LS194）2.應用——數(shù)碼的串入、并出變換電路電路由兩部分組成：①右移寄存器——由觸發(fā)器組成；②取樣電路——由4個與門組成。2020/12/12712020/12/1272CLK脈沖與取樣信號的時間關系如圖，為保證電路正確工作，取樣信號必須與CLK上升沿錯開，而且取樣脈沖頻率是時鐘脈沖頻率的1/4。即：2020/12/1273工作原理：每來4個CLK，數(shù)據(jù)逐位串入，在下一個CLK到來之前，發(fā)出一個取樣信號，以達到串入、并出目的。2020/12/12743.74LS194——四位雙向移位寄存器1）框圖2020/12/12752）工作方式控制2020/12/12763）功能這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。保持——并行加載——2020/12/12774）用74194實現(xiàn)左移、右移及并行加載。右移串出2020/12/1278左移串出2020/12/12792020/12/12805）74194擴展應用（4位—8位）2020/12/1281三、移位寄存器型計數(shù)器環(huán)形計數(shù)器（m=n）2020/12/1282例：用74194構(gòu)成M=3的計數(shù)器。2020/12/12836.4.2計數(shù)器一、計數(shù)器的特點和分類1.特點——用來記憶脈沖的個數(shù)2.分類按計數(shù)脈沖輸入方式分同步計數(shù)器——各F-F受同一時鐘脈沖控

制，狀態(tài)的更新是同步的。異步計數(shù)器——有的F-F直接受輸入計數(shù)

脈沖控制，有的將其他F-F的輸出CLK，狀態(tài)的