hi3518e攝像頭硬件設計用戶指南

Hi3518EHi3518EHi3516C1.2.51.3.7.2前 DDR電路設 Flash和EMMC設 POR復位和 CORE電源設 DDR電源設 IO電源設 PLL電源設 USB2.0接 MAC接口設 VI接口設 VO接口設 SPI和I2C接 Sensor板設 典型接口PCB設計建 USB接口設 VI接 背 整機ESD設計建 Hi3518EV200/Hi3518EV201與Hi3516CV200差 PCB設計建 圖1-4雙片SPIFLASH拓撲示意 圖1-10電源分壓網(wǎng)絡參考設 圖1-14電源上電順序參考 圖1-15電源下電順序參考 圖1-17音頻部分電源設計的原理 圖1-18音頻部分單端MIC輸入原理 圖1-19音頻部分差分MIC輸入原理 圖1-20音頻部分MICBIAS和輸入信號的原理 圖1-21音頻功放輸出的原理 圖2-1Hi3518EV20X對應的core電源管 圖2-2Hi3516CV200對應的core電源管 圖2-624Mhz系統(tǒng)時鐘和RTC時鐘的PCB設 圖2-7AC_Vref電源的PCB設 圖2-9雙MIC輸入的MIC_BIAS的PCB設 圖2-10音頻輸入/輸出信號線的底板PCB設 圖2-11音頻信號線包地與其他高速信號線的PCB設 圖2-12音頻信號線包地與其他高速信號線的PCB設 圖2-13VI部分的PCB設 表1-1單片SPIFlash匹配設計推 表1-2雙片SPIFlash匹配設計推 表1-4硬件配置信號描 表1-6I/O電源設計要 表1-8未使用管腳設計建 本文檔以Hi3518EV201以及Hi3516CV200Hi3518EV200Hi3518EV201Hi3516CV200Clocking鐘電路，時鐘電路設計及器件參數(shù)如圖1-1所示。；建議選用件參數(shù)如圖1-2所示。DDRHi3518EV200Hi3518EV201Hi3516CV200，對于Hi3516CV200的DDR電路的設計，將在本文檔的第四章節(jié)講述。FlashEMMCHi3518EV20XSPIFlashSPINORFLASHSPINANDFLASH。如果硬件配置選擇從SPIFLASH啟動，那么在主的復位信號釋放之后，主默認從SFC_CSN0管腳連接的SPIFlash（存放有Uboot）啟動。SFC_WP需使用4.7k?的電阻下拉，4.7k?的電阻上拉，具阻，具體拓撲如所圖1-4所示。 具體設計時需按照表1-2的要求在信號線上添加上下配置電阻。Hi3518EV20XSPIFLASH時，所選SPIFLASHI/O接口電壓（3.3V需與DVDD3318_EMMC（3.3V1.8V，與選用的SPIFlashI/O電源有關）100MHz，具體請參《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用戶指南》的EMMC接口章節(jié)內(nèi)容。1-5k?的電阻上拉。k?的電阻上拉。短，且需要使用47KΩ的電阻下拉（EMMC內(nèi)部如果有下拉電阻，PCB上1-5Hi3518EV20XEMMC顆粒的連接示意圖，其中的參數(shù)配置與連接方式對于不同廠家的EMMC顆?？赡懿煌?，因此，具體的電路設計以及參數(shù)選擇請參考EMMC對應的器件Hi3518EV20XEMMCEMMCI/O接口電壓（3.3V1.8V兩種，需與Hi3518EV20X的DVDD3318_EMMC管腳的供電電壓一致。Hi3518EV20XDVDD3318_EMMC需保持常供電，不能由Hi3518EV20XEMMC顆粒并且同時又對接SDIO接口的WIFI模組時，WIFI模組只能使用與MAC復用的SDIO接口。FLASH、EMMC啟動。建立連接并實現(xiàn)boot程序，完成啟動；如果與串口通信超時，單板將會跳轉至片外SPIFlash或者EMMC啟動。作模式，硬件配置信號描述如表1-4所示。IJTAGdebug0：DisableJTAG1：EnableJTAGIIIISPIFLASHEMMC啟動模式選擇在選擇SPINORFLASH啟動時：IHi3518EV20X僅支持內(nèi)部POR復位，同時通過SYS_RSTN_OUT管腳將復位信號輸出給外設（主要為存放boot的flash器件）使用。2：SYS_RSTN_OUT管腳輸出的高電平可以為3.3V和1.8V（具體與JTAGDebug

CameraSoc用戶指南》電性能參數(shù)章節(jié)。VDD1A。CoreHi3518EV20XDMEB和Hi3516CV200DMEB的原理圖，建議電路中設計實現(xiàn)SVB功能，具體如圖1-7和圖1-8和圖1-9所示。此處講述的Hi3516CV200DDR電源需要1.8V，參考電壓Vref需要0.9V。DC-DCDDR1.8V1k電電源分壓網(wǎng)絡參考設計如圖1-10所示。VDD_DDRPLLKRIO對于I/O電源設計要求如表1-6所示表1-6I/O電源設計要IO電源PHYI/O電平與PHYI/O電平與FLASH接口電EMMC或者SPIFlashI/O電平與其保持一致。EMMC或者SPIFlashI/O電平與其保持一致。SensorHi3518EV20X1.8VI/OParallel接口Sensor時，（AVDD3318_MIPI和DVDD3318_VI的電平均為1.8V，GPIO1_0~GPIO1_6七個管腳的I/O電平均為PLL圖1-13所示。Core電源、DDR_IO電源和DVDD33電源有上、下電時序的要求，詳細請參見1-141-15 發(fā)POR復位，Core電源才可以開始下電。DVDD333.3V2.6V5us時刻，DVDD33的電壓高于2.6V，那么POR模塊認為這是電源上的波動，不觸發(fā)復位，SYS_RSTN_OUT管腳保持高電平。DVDD333.3V2.6V5us時刻，DVDD332.1V2.6VPOR將在此時刻（5us時刻）觸發(fā)復位，SYS_RSTN_OUT管腳輸出低電平。DVDD333.3V2.6V5us之內(nèi)，DVDD33的電壓小于等于2.1V，那么POR將在DVDD33下降到2.1V時觸發(fā)復位，SYS_RSTN_OUT管腳輸出低電平。DVDD3318_EMMC（3.3V1.8V，與選用的SPIFlashI/O電源有關）USB2.0并在鄰近管腳擺放濾波電容,AVSS_USB也需避免受干擾，使用短而寬的走MAC本文檔中關于Hi3518EV20XMAC接口硬件連接方式,僅以RTL8201F為例,如果使用其他型號的PHY,需要參考對應的PHYdatasheet和參考電路.MAC接口電平支持3.3V和1.8V，在電路設計時，注意對接的PHY的IO電平需要與MAC的電平保持一致。RMII_CLK的方向有兩種情況（Hi3518EV20X輸出或PHY輸出，具體設計端串聯(lián)22?電阻。AVDD33_AC電源須與系統(tǒng)3.3V電源，AVSS_AC地須與數(shù)字地做好 AC_VREF引腳需要連接10UF和100nf兩個濾波電容，其中100nf靠近 置，具體如圖1-17所示。5.6Vpp，AC_OUTLAC_OUTR滿幅輸出幅度為2.5Vpp。路，具體如圖1-21所示。?MICSpeaker?MICMIC，Speaker最好封?Speaker音腔開孔大小保證一定的面積比例即可，15%以上。一般來說音腔大，?MIC0.8~1.2mmMIC設計音腔，即保?MICSpeaker在機器內(nèi)部漏音或者機器本身上面關于音頻設計建議來自于終端部門的產(chǎn)品，而IPC的不同產(chǎn)品會有不同的結構和的一種參考，無法承諾基于此建議設計的產(chǎn)品能夠滿足什么要求，但我們認為該建議有助于IPCI2S

Hi3518EV20X1I2S接口，且I2SGPIO1_0GPIO1_6、UART1和圖1-22和圖1-23分別表示了“5線模式”I2S主模式和從模式的連接方式。AudiocodecI2SVIHi3518EV20X有一個多功能輸入接口，支持對接ParallelCMOS、MIPI/LVDS/Hispi和BT.656/601、BT.1120格式的數(shù)據(jù)，管腳功能通過配置相應的Soc用戶指南》VI接口的章節(jié)內(nèi)容。?DVDD3318_SENSORSensorI/O?I/O1.8VSensor時，DVDD3318_SENSOR?DVDD3318_SENSORAVDD3318_MIPI1.8V?laneMIPI_D[0:3]（支持按照任意順序）對接，MIPICLK不支持與數(shù)據(jù)lane進行亂序。?4LanesensorLane?DVDD3318_SENSORAVDD3318_MIPIDVDD3318_VI?12/10bitsensorD0～D11/D0~D9（12/10bit對?GPIO1_5GPIO1_4?對接VI接口。?GPIO0_6GPIO0_7?VI接口，對于剩余的VI信號配置為GPIO輸出懸空即可。的VI信號配置為GPIO輸出懸空即可。?GPIO0_6GPIO0_7CMOSsensorGPIO1_5GPIO1_4復用的行、場同GPIO1_0~GPIO1_6I/ODVDD3318_VIGPIO使用時，VI1-7DSsensorBT1120BT601BT656據(jù)Lane“3”pixelclkpixelpixelpixelBT1120BT601BT656據(jù)Lane“2”BT1120BT601BT656BT1120據(jù)Lane“1”BT1120BT601BT656BT1120BT601BT656據(jù)Lane“0”BT1120BT601BT656BT1120BT601BT656BT1120BT601BT656BT1120BT601BT656BT1120BT1120DSsensorBT1120BT601BT656BT1120BT1120BT1120VS信號BT1120HS信號BT1120BT601BT6011.8VIO電平1.8VBT1120式數(shù)據(jù)的IO電平一1.8VBT601式數(shù)據(jù)的IO電平一1.8VBT656式數(shù)據(jù)的IO電平一VOBT.656LCDRGB565輸出，具體特性請參考《Hi3518EV20X/Hi3516CV200經(jīng)濟型HDIPCameraSoc用戶指南》VO接口的章節(jié)內(nèi)容。SDIO一個為獨立的SDIO接口，支持SDXC卡且向下兼容。具體特性請參考《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用戶指南》SDIO接口的章節(jié)內(nèi)3.3V??TF卡時，SDIO0_CARD_DETECT4.7kΩ上拉電阻，SDIO0_CWPR信號必須外接4.7kΩ下拉電阻。Hi3518EV20XSDIOGPIO《Hi3518EV20X/Hi3516CV200經(jīng)濟型HDIPCameraSoc用戶指南》設備章節(jié)SPII2CSDO1.8V3.3V；I2C1SPI1平只支持3.3V。選擇合適的晶體；對計時精度要求較嚴格的產(chǎn)品，建議選擇外置高精度RTC。具體特性請參考《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用戶指南》的章節(jié)內(nèi)容。AudioRTC為了保證圖像質(zhì)量，SensorLDO供電。Sensor的模擬電源和PLL電源濾波處理需要重點關注。一般來說，Sensorcore電源電流較大，在設計時要考慮LDO的效率和散熱。體請參考Hi3518EV20XDMEB1-81-9所示。CorePCB設計規(guī)則如下：Core電源使用平面（1A來設PinJ5/K5/K6/L6/L7/L814.7Uf、11UF1100nFPinE5/E6/E7/E8/E912.2UF21UF此處講述的Hi3516CV200DDRDDR_I/O電源設計建議：Hi3518EV20XDDR_I/O電源管腳旁邊需就近擺放去耦電容，另外，DDR_I/O電源通道上至少有一個10μF的對地濾波電容。塊在TOP層使用盡量寬的走線直接與的DDR_VrefBALL連接供電，且電源?DDR_PLL電源設計時必須與其他電源使用磁珠（1KΩ@100Mhz）?DDR_PLL電源的去耦電容與其他的地共用地過孔 且地單獨打孔到GND平面（不能與其他模塊的地共用地過孔。IODVDD331DVDD33管腳處放置電源，3.3V電源電平偏差控制在5%以內(nèi)Networkof1.1V靠近對應的管腳放置，去耦電容的地需要與其他模塊特別是數(shù)字地進行（不能與其他模塊的地共用地過孔與的AVSS_PLLball直接連接。內(nèi)，差分阻抗控制在100?±10%。USBUSBPCB用磁珠（1KΩ@100Mhz）來USB模擬3.3V電源和單板數(shù)字3.3V電源，濾波電容就近放置，靠近AVDD33_USB和AVSS_USB管腳。ESDUSB接口上設計保護電路。電容組成π型濾波電路，具體如圖2-8所示。去耦電容的地及的AVSS_ACBALL必須與其他數(shù)字GND做好，將其與其他GND網(wǎng)絡共用過孔，具體如圖2-8所示。量不換層，具體如圖2-10所示。離，防止干擾，具體如圖2-11和圖2-12所示。皮。表層走線參考GND層，且與旁邊的高速數(shù)字信號進行了。皮。表層走線參考GND層，且與高速數(shù)字信號進行。SDIO模塊的低速信號線（Bottom層，黃色走線與綠色音頻走線之間為音頻包地過孔，通過如此PCB設計實現(xiàn)音頻信號線包地過孔與其他高速信號線。SDIO模塊的高速信號線通過音頻模塊的地過孔對音頻形成干擾，將Bottom層的地銅皮刪除以實現(xiàn)包地過孔與高速信號。VI?VIPCB設計要求，MIPI5對信號線走差分線（?VI1.8V3.3VVI數(shù)據(jù)線、行同步、場同步信號走線、SPI01.8V與3.3V電源不一致造成阻抗不匹配問題。?信號線，淺藍色為Sensor的配置接口、復位和時鐘信號線。

Hi3518E