計算機組成與系統(tǒng)結(jié)構(gòu)-上海交通大學中國大學mooc課后章節(jié)答案期末考試題庫2023年

計算機組成與系統(tǒng)結(jié)構(gòu)_上海交通大學中國大學mooc課后章節(jié)答案期末考試題庫2023年某字長為8位的計算機中，已知整型變量x、y的機器數(shù)分別為[x]補=11110100，[y]補=10110000。若整型變量z=2*x+y/2，則z的機器數(shù)為

參考答案:

11000000

假設(shè)一個程序在一臺計算機上運行需要100秒，其中80秒的時間用于乘法操作。如果要把程序的運行速度提高到5倍，乘法操作的速度應該改進多少？

參考答案:

無論怎么改進乘法，都無法將性能提高到5倍

MAR和MDR的位數(shù)分別為

參考答案:

地址碼的長度、存儲字長

執(zhí)行以下代碼后，哪些變量的值為0?unsignedinta=0xffffffff;unsignedintb=1;unsignedintc=a+b;unsignedlongd=(unsignedlong)a+b;(假定int型數(shù)據(jù)長度為32位，long型數(shù)據(jù)長度為64位.)

參考答案:

c

關(guān)于標志寄存器（例如：IntelX86的EFLAGS寄存器）的敘述，錯誤的是

參考答案:

可以通過指令直接訪問標志寄存器、并修改它的值

假設(shè)某個使用桌面客戶端和遠程服務(wù)器的應用受到網(wǎng)絡(luò)性能的限制，那么對于下列方法，哪個是同時改進了吞吐率和響應時間的？

參考答案:

在客戶端和服務(wù)器之間增加一條額外的網(wǎng)絡(luò)信道（現(xiàn)在有兩條網(wǎng)絡(luò)信道了）

有關(guān)指令周期的敘述，錯誤的是：

參考答案:

乘法指令的加法指令的指令周期一樣長

某八位計算機中，假定x和y是兩個帶符號整數(shù)變量，用補碼表示，[x]補=44H，[y]補=DCH，則x-2y的機器數(shù)以及相對應的溢出標志OF分別是:

參考答案:

8CH，1

假定一次ALU運算需要1個時鐘周期，移位一次用1個時鐘周期，則最快的32位原碼一位乘法所需的時鐘周期數(shù)大約為

參考答案:

64

CPU中控制器的完整功能是

參考答案:

完成對指令的譯碼，并產(chǎn)生控制信號

用一臺主頻為40MHz的處理器執(zhí)行標準測試程序,測試程序的指令條數(shù)(I)一共5000條。它所包含的混合指令數(shù)和響應所需的時鐘周期如下表給出。這個處理器的MIPS數(shù)和程序的執(zhí)行時間分別為：指令類型CPI指令占比算術(shù)和邏輯160%高速緩存命中的訪存218%轉(zhuǎn)移指令412%高速緩存失效的訪存810%

參考答案:

17.9，

2.8*秒

若一臺計算機的機器字長為4字節(jié),則表明該機器()

參考答案:

在CPU中能夠作為一個整體處理32位的二進制代碼

關(guān)于CPU主頻、CPI、MIPS、MFLOPS說法正確的是：

參考答案:

CPU主頻指CPU系統(tǒng)使用的時鐘脈沖頻率，CPI是平均每條指令執(zhí)行所需CPU時鐘的個數(shù)

下列說法哪個是正確的？

參考答案:

指令周期大于機器周期

指針x,y的值分別存儲在寄存器$s0和$s1中，將下列表達式轉(zhuǎn)換為MIPS指令(C)*x=*y+1

參考答案:

lw$t0,0($s1)addi$t0,$t0,1sw$t0,0($s0)

下面有關(guān)MIPS架構(gòu)的lw/sw指令數(shù)據(jù)通路設(shè)計的敘述，哪些是正確的？在lw/sw指令數(shù)據(jù)通路中，一定有一個符號擴展部件用于偏移量的擴展在lw/sw指令數(shù)據(jù)通路中，ALU的控制信號一定為“add”（即ALU做加法）寄存器堆的“寫使能（RegWrite)”信號在lw指令執(zhí)行時為“1”，在sw指令執(zhí)行時為“0”數(shù)據(jù)存儲器的“寫使能(MemWrite”信號在lw指令執(zhí)行時為“0”，在sw指令執(zhí)行時為“1”

參考答案:

全對

下面是有關(guān)MIPS架構(gòu)的beq指令的單周期數(shù)據(jù)通路設(shè)計的敘述,哪些是正確的？在beq指令的執(zhí)行過程中，ALU的兩個輸入都來自寄存器堆在beq指令數(shù)據(jù)通路中，ALU的控制信號一定為“sub”（即ALU做減法）在beq指令數(shù)據(jù)通路中，一定有一個加法器用于計算目標轉(zhuǎn)移地址在beq指令的執(zhí)行過程中，數(shù)據(jù)不會流經(jīng)符號擴展部件

參考答案:

1，2，3

下列關(guān)于機器字長、指令字長和存儲字長的說法中，正確的是（）I.三者在數(shù)值上總是相等的II.三者在數(shù)值上可能不等III.存儲字長是存放在一個存儲單元中的二進制代碼位數(shù)IV.機器字長就是MDR的位數(shù)

參考答案:

II,III

從用戶觀點看，評價計算機系統(tǒng)性能的綜合參數(shù)是()

參考答案:

吞吐率

下面有關(guān)處理器時鐘信號的敘述，錯誤的是：

參考答案:

處理器總是在一個時鐘信號來到時，就開始執(zhí)行一條新的指令

下列關(guān)于處理器數(shù)據(jù)通路的敘述，錯誤的是：

參考答案:

通用寄存器是狀態(tài)單元，但獨立于處理器的數(shù)據(jù)通路，不包含在數(shù)據(jù)通路中

下面關(guān)于多周期處理器與單周期處理器的比較，錯誤的是

參考答案:

單周期處理器的CPI總比多周期處理器的CPI大

%rsp中內(nèi)容為0xdeadbeefdeadd0d0.在執(zhí)行下列指令后%rsp的值是?pushq%rbx

參考答案:

0xdeadbeefdeadd0c8

下列關(guān)于多重中斷系統(tǒng)的敘述中，錯誤的是：

參考答案:

中斷處理期間CPU一直處于關(guān)中斷狀態(tài)

假設(shè)不考慮中斷和異常處理（這個內(nèi)容在以后的章節(jié)介紹），關(guān)于程序計數(shù)器PC的敘述中，哪個是錯誤的？

參考答案:

條件轉(zhuǎn)移指令（例如:beq)指令執(zhí)行后，PC的值一定是跳轉(zhuǎn)到的目標地址

假定有4個整數(shù)用8位補碼分別表示：r1=FEH、r2=F2H、r3=90H、r4=F8H.若運算結(jié)果放置在一個8位寄存器中，下列運算會發(fā)生溢出的是

參考答案:

r2×r3

64位計算機指該計算機所用的CPU

參考答案:

能同時處理64位的二進制數(shù)

以下給定的情況中，不會引起指令流水線阻塞的是

參考答案:

執(zhí)行空操作指令

以下情況中，不會引起指令流水線阻塞的是

參考答案:

數(shù)據(jù)旁路（轉(zhuǎn)發(fā)）

以下是關(guān)于數(shù)據(jù)冒險的敘述：1.數(shù)據(jù)冒險是指后面指令用到的數(shù)據(jù)還未來得及由前面指令產(chǎn)生2.在發(fā)生數(shù)據(jù)冒險的指令之間插入空操作指令能避免數(shù)據(jù)冒險3.采用轉(zhuǎn)發(fā)（旁路）技術(shù)可以解決一部分數(shù)據(jù)冒險現(xiàn)象4.通過編譯器調(diào)整指令順序可解決部分數(shù)據(jù)冒險以上敘述中，正確的有（）。

參考答案:

全部

這是一個七階段流水線【圖片】它與普通的五階段流水線差別僅僅在于：取指令和取數(shù)據(jù)分別需要兩個周期才能完成。如果沒有轉(zhuǎn)移預測機制，Branch指令最早要在Decode階段才知道轉(zhuǎn)移方向以及轉(zhuǎn)移到到什么地址，因此最壞情況下，Branch指令需要增加2個周期的額外開銷。假設(shè)一個程序中，平均每6條指令中就有一條branch指令，所有branch指令中60%為滿足條件并跳轉(zhuǎn)的指令，如果沒有轉(zhuǎn)移預測機制，在這個七段流水線處理器上運行這段程序，平均CPI（cycleperinstruction)為多少？

參考答案:

1.2

以下是一段MIPS指令序列：loop:add﹩t1,﹩s3,﹩s3#R[﹩t1]<-R[﹩s3]+R[﹩s3]add﹩t1,﹩t1,﹩t1#R[﹩t1]<-R[﹩t1]+R[﹩t1]lw﹩t0,0(﹩t1)#R[﹩t0]<-M[R[﹩t1]+0]bne﹩t0,﹩s5,exit#if(R[﹩t0]!=R[﹩s5])thengotoexitadd﹩s3,﹩s3,﹩s4#R[﹩s3]<-R[﹩s3]+R[﹩s4]jloop#gotoloopexit:以上指令序列中，第（）條指令產(chǎn)生了一個分支控制冒險。

參考答案:

4

以下是一條MIPS指令序列：add﹩t1,﹩t0,﹩t1#R[﹩t1]<-R[﹩t0]+R[﹩t1]lw﹩t0,0(﹩t1)#R[﹩t0]<-M[R[﹩t1]+0]bne﹩t0,﹩s5,exit#if(R[﹩t0]!=R[﹩s5])thengotoexitadd﹩s3,﹩s5,﹩s4#R[﹩s3]<-R[﹩s5]+R[﹩s4]exit:以上指令序列中，（）指令之間產(chǎn)生數(shù)據(jù)相關(guān)。

參考答案:

1和2，2和3

某計算機指令集中包含RR型運算指令（源操作數(shù)和目的操作數(shù)都是寄存器）、取數(shù)指令load,、存數(shù)指令store,、條件分支指令branch和直接跳轉(zhuǎn)指令jump。如果采用單周期數(shù)據(jù)通路實現(xiàn)該指令系統(tǒng)，各主要功能部件的操作時間為：指令存儲器和數(shù)據(jù)存儲器都是2ns;ALU和加法器都是1ns;寄存器文件的讀和寫都是0.5ns.在不考慮多路選擇器、控制器、PC、符號擴展單元和傳輸延遲的情況下，該計算機的時鐘周期至少為多少？

參考答案:

6ns

寄存器中的值有時是地址，有時是數(shù)據(jù)，在指令中，它們在形式上沒有差別，只有通過（）才能識別它是數(shù)據(jù)還是地址。

參考答案:

指令操作碼或?qū)ぶ贩绞轿?/p>

以下哪個描述是錯誤的？

參考答案:

jal指令將PC+1存儲在$ra寄存器中

這是一個七階段流水線【圖片】它與普通的五階段流水線差別僅僅在于：取指令和取數(shù)據(jù)分別需要兩個周期才能完成。如果沒有轉(zhuǎn)移預測機制，Branch指令最早要在Decode階段才知道轉(zhuǎn)移方向以及轉(zhuǎn)移到到什么地址，因此最壞情況下，Branch指令需要增加2個周期的額外開銷。我們可以在取指段（I$Begin)處增加一個BTB（branchtargetbuffer),BTB的訪問延遲不超過一個周期。如果BTB的預測正確，branch指令在流水線中就不需要停頓。假設(shè)BTB的預測正確率為80%。同上題中的一個程序，平均每6條指令中就有一條branch指令，如果采用BTB進行轉(zhuǎn)移預測，在這個七段流水線處理器上運行這段程序，平均CPI（cycleperinstruction)為多少？

參考答案:

1.06666

假設(shè)程序的核心模塊中有一條分支指令，該模塊將會被執(zhí)行成千上萬次，在其中一次執(zhí)行過程中，這條分支指令的實際執(zhí)行情況如下（T：Taken；N：notTaken）。T–T–N–T–T–N–T。假定分支指令在每次模塊執(zhí)行過程中的執(zhí)行情況都一樣，并且動態(tài)預測時，每個分支指令都有各自的預測表項，每次執(zhí)行時的初始預測位都相同。請給出將二位動態(tài)預測方案用于預測上述分支指令時，預測正確的次數(shù)。假設(shè)二位動態(tài)預測，初始預測弱轉(zhuǎn)移（WeakTaken）。狀態(tài)轉(zhuǎn)換如圖所示：【圖片】

參考答案:

5次

下面有關(guān)超標量技術(shù)的敘述中，錯誤的是：

參考答案:

超標量技術(shù)是指流水線采用更多的流水段個數(shù)

給定寄存器$t0和$t1的值分別為：$t0=10101101000100000000000000000010（二進制）$t1=00111111111110000000000000000000（二進制）執(zhí)行以下MIPS指令后，寄存器$t2的值為多少？slt$t2,$t0,$t1beq$t2,$zero,ELSEjDONEELSE:addi$t2,$zero,2DONE:

參考答案:

1

指出下列指令序列中，哪幾對指令之間存在著RAW數(shù)據(jù)相關(guān)性？1)Mult$4,$3,$62)Add$5,$3,$73)Store$5,0($8)4)Load$2,100($8)5)Mult$1,$2,$36)Add$3,$1,$27)Add$3,$5,$6

參考答案:

指令2與指令3對于$5存在寫后讀（RAW)相關(guān)性_指令4與指令5對于$2存在寫后讀（RAW)相關(guān)性

定義了以下變量：intx=random();inty=random();intz=random();/*Converttootherforms*/unsignedux=(unsigned)x;unsigneduy=(unsigned)y;從以下表達式中，選出一項不永為真（true）的表達式：

參考答案:

(x-y)

有效容量為128KB的cache，每塊16字節(jié)，采用8路組相聯(lián)，字節(jié)地址為1234567H的單元調(diào)入該cache，則其tag應為

參考答案:

048DH

ALU和核心部件是

參考答案:

加法器

x和y的類型都是int.對以下表達式，找出永遠為真的表達式

參考答案:

((x>>31)+1)>=0

假定編譯器規(guī)定int和short型長度分別為32位和16位，執(zhí)行下列C語言語句，unsignedshortx=65530;unsignedinty=x;得到y(tǒng)的機器數(shù)為

參考答案:

0000FFFAH

有如下C語言程序段：shortsi=-32767;unsignedshortusi=si;執(zhí)行上述語句后，usi的值是

參考答案:

32769

若[X]補=【圖片】，其中X0為符號位，X1為最高位，若（），則當補碼左移時，會發(fā)生溢出。

參考答案:

X0≠X1

判斷加減法溢出時，可采用判斷進位的方式，如果符號位的進位是C0，最高位的進位C1,產(chǎn)生溢出的條件是:①C0產(chǎn)生進位②C1產(chǎn)生進位③C0和C1都產(chǎn)生進位④C0和C1都不產(chǎn)生進位⑤C0產(chǎn)生進位，C1不產(chǎn)生進位⑥C0不產(chǎn)生進位，C1產(chǎn)生進位

參考答案:

⑤和⑥

已知：寄存器$t0中的值位0x55555555,執(zhí)行以下MIPS指令后，寄存器$t2中的值為多少？sll$t2,$t0,4andi$t2,$t2,-1

參考答案:

0x55555550

在MIPS處理器中，假定int型變量f、g、h、i和j，依次分配到寄存器$s0,$s1,$s2,$s3,$s4中，假設(shè)int型數(shù)組A和B的基地址依次放置寄存器$s6和$s7中下面那段代碼表示f=g-A[B[4]]？

參考答案:

lw$t0,16($s7)sll$t0,$t0,2add$t0,$t0,$s6lw$s0,0($t0)sub$s0,$s1,$s0

在MIPS處理器中，假定int型變量f、g、h、i和j，依次分配到寄存器$s0,$s1,$s2,$s3,$s4中，假設(shè)int型數(shù)組A和B的基地址依次放置寄存器$s6和$s7中，下面那段代碼表示f=g+h+B[4]？

參考答案:

lw$s0,16($s7)add$s0,$s0,$s1add$s0,$s0,$s2

VLIW（超長指令字）處理器的指令發(fā)射結(jié)構(gòu)是靜態(tài)多發(fā)射，而SuperScalar(超標量)處理器的指令發(fā)射結(jié)構(gòu)是動態(tài)多發(fā)射

參考答案:

正確

若[x]補=【圖片】，其中【圖片】取0或1，若要x>-32，應該當滿足（）。

參考答案:

x1為1，x2……x6中至少有一位為1

由3個“1”和5個“0”組成的8位二進制補碼，能表示的最小整數(shù)

參考答案:

-125

一般8位的微型機系統(tǒng)以16位來表示地址，該計算機系統(tǒng)的地址空間有多少個？

參考答案:

65536

存放欲執(zhí)行指令的寄存器是

參考答案:

IR

某計算機CPU主頻為500MHz，CPI為5.假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/s，采用中斷方式與主機進行數(shù)據(jù)傳送，每次數(shù)據(jù)傳輸?shù)膯挝粸?2位，對應的中斷服務(wù)程序包含18條指令，中斷響應等其他開銷相當于2條指令的執(zhí)行時間。中斷方式下，CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少？

參考答案:

2.5%

某計算機CPU主頻為500MHz，CPI為5.假定某外設(shè)的數(shù)據(jù)傳輸率為5MB/s，用DMA方式傳送數(shù)據(jù)。假定每次DMA傳送的塊大小為5000B，DMA預處理和后處理的開銷為500個時鐘周期，則CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少？（假設(shè)DMA與CPU之間沒有訪存沖突）

參考答案:

0.1%

在采用中斷I/O方式控制打印輸出的情況下，CPU和打印控制接口中的I/O端口之間交換的信息不可能是：

參考答案:

主存地址

以下關(guān)于流水段寄存器的敘述中，正確的是

參考答案:

指令譯碼得到的控制信號需要經(jīng)過流水段寄存器傳遞到下一段

處理外部中斷時，應該由（軟件）操作系統(tǒng)保存的是：

參考答案:

通用寄存器的內(nèi)容

已知計算機A的時鐘頻率為800MHz，假定某程序在計算機A上運行需要15s?，F(xiàn)在硬件設(shè)計人員想設(shè)計計算機B，希望該程序在B上的運行時間縮短為10s，使用新技術(shù)后B的時鐘頻率大幅度提高，但在B上運行該程序所需的時鐘周期數(shù)是在A上的1.2倍，那么，機器B的時鐘頻率至少應該為多少才能達到所希望的要求？

參考答案:

1.44GHz

CPU的CPI與下列哪個因素無關(guān)？

參考答案:

時鐘頻率

程序P在機器M上的執(zhí)行時間是20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的80%，而CPI增加到原來的1.1倍，則P在M上的執(zhí)行時間是

參考答案:

17.6

內(nèi)部異常是指令執(zhí)行過程中處理器內(nèi)部發(fā)生的特殊事件，外部中斷是來自處理器外部的請求事件。下列關(guān)于中斷和異常情況的敘述中，錯誤的是：

參考答案:

“訪存時缺頁“屬于外部中斷

下列選項中，哪一個是馮.諾依曼計算機工作方式的基本特點？

參考答案:

存儲程序

將高級語言翻譯成機器語言程序需借助于

參考答案:

編譯程序

下列部件哪一個可以區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。

參考答案:

控制器

以下是關(guān)于控制冒險的敘述：條件轉(zhuǎn)移指令執(zhí)行時有可能會發(fā)生控制冒險直接轉(zhuǎn)移指令（無條件轉(zhuǎn)移指令）不會發(fā)生控制冒險在分支轉(zhuǎn)移指令后加入若干空操作指令可避免控制冒險采用轉(zhuǎn)發(fā)（旁路）技術(shù)可以解決部分控制冒險通過編譯器調(diào)整指令可解決所有的控制冒險流水線段數(shù)的深度與控制冒險引發(fā)的開銷無關(guān)以上敘述中，正確的是：

參考答案:

1，3，4

程序P中有兩個unsigned類型變量i和j，被分別分配在寄存器EAX和EDX中，P中存在以下if語句：if(i<j){...}該if語句對應的指令序列一定不會是：

參考答案:

cmpl%eax,%edxjae8048480

輸入輸出指令實現(xiàn)的數(shù)據(jù)傳送通常發(fā)生在：

參考答案:

通用寄存器和I/O端口之間

假定CPU通過存儲器總線讀取數(shù)據(jù)的過程為：發(fā)送地址和讀命令需1個時鐘周期，存儲器準備一個數(shù)據(jù)需8個時鐘周期，總線上每傳送1個數(shù)據(jù)需1個時鐘周期，若主存和cache之間交換的主存塊大小為64B，存取寬度和總線寬度都為8B，則cache的一次缺失損失（缺失開銷）至少為（）個時鐘周期。

參考答案:

80

需要定時刷新的半導體存儲器芯片是

參考答案:

DRAM

采用行、列地址引腳復用的半導體存儲器芯片是

參考答案:

DRAM

假設(shè)有兩個變量定義為int*a和intn.如果%ecx存放a的值，%edx存放n的值,以下IA-32匯編代碼哪個最適合表達C語言中的returna[n]?

參考答案:

mov(%ecx,%edx,4),%eaxret

響應外部中斷的過程中，中斷隱指令（硬件）完成的操作，除了保護斷點外，還包括（）1.關(guān)中斷2.保存通用寄存器的內(nèi)容3.形成中斷服務(wù)程序入口地址并送PC

參考答案:

僅1和3

中斷處理和函數(shù)（子程序）調(diào)用都需要壓棧以保護現(xiàn)場，中斷處理一定會保存而子程序調(diào)用不需要保存其內(nèi)容的是（）

參考答案:

程序狀態(tài)字寄存器

以下I/O控制方式中，主要由硬件而不是軟件實現(xiàn)數(shù)據(jù)傳送的方式是（）

參考答案:

DMA方式

存儲器容量為64MB，存儲字長為64位，體（bank）數(shù)m=8，分別用順序方式和交叉方式進行組織。一個存儲周期T=100ns,數(shù)據(jù)總線寬度為64位，總線周期$\sigma$σ=10ns。各從順序存儲器和交叉存儲器讀出8個字，傳輸率（單位：位/秒）各是多少？

參考答案:

，

下列命中組合情況中，一次訪存過程中不可能發(fā)生的是

參考答案:

TLB未命中、cache命中、內(nèi)存Page未命中

主存地址為32位，按字節(jié)編址，主存和cache之間采用直接映射方式，主存塊大小為4個字，每個字32位，采用回寫（writeback）方式，則能存放4K字數(shù)據(jù)的Cache的總?cè)萘康奈粩?shù)是

參考答案:

148K位

高速緩存的缺失(miss)可以分為三類：1）強制缺失(compulsorymiss)，也稱為coldstartmiss.是在沒有對cache中出現(xiàn)過的塊第一次訪問時發(fā)生的缺失。2）沖突缺失（conflictmiss).在組相聯(lián)或者直接映射cache中，很多塊競爭同一個組導致的缺失。這種缺失在使用相同大小的全相聯(lián)映射中是不存在的。3）容量缺失（capacitymiss),是由于cache在全相聯(lián)時都不可能容納所有請求的塊而導致的缺失。關(guān)于這幾種缺失的描述，正確的有哪些？A、增加cache容量，可以減少容量缺失；提高關(guān)聯(lián)度，可以減少沖突缺失；B、全相聯(lián)映射沒有沖突缺失C、沒有減少沖突缺失的方法D、在減少缺失方面，關(guān)聯(lián)度比容量更重要

參考答案:

A和B

下面一個16位的浮點數(shù)，其中1位符號位（sign）,5位階碼（exponent）,10位尾數(shù)位（fraction），下列編碼哪個表示NaN?

參考答案:

011111

1111111111

計算機在進行浮點數(shù)的加減運算之前先進行對階操作，若x的階碼小于y的階碼，則應將：

參考答案:

x的階碼擴大至與y的階碼相同，且使x的尾數(shù)部分進行算術(shù)右移

有關(guān)多級cache的設(shè)計，下面哪些是錯誤的？

參考答案:

一級cache更關(guān)注缺失率，二級cache更關(guān)注命中時間

無符號整數(shù)變量ux和uy的聲明和初始化如下：unsignedux=x;unsigneduy=y;若sizeof(int)=4，則對于任意int型變量x和y，判斷以下表達式哪些為永真？i.ux+uy==x+yii.x*y==ux*uyiii.(x*x)>=0iv.x/4+y/8==(x>>2)+(y>>3)

參考答案:

i

和

ii

選出正確的說法：1）TLB是頁表的cache；2）主存是磁盤的cache；3）TLB采用一般使用全相聯(lián)映射；4）如果發(fā)生TLBmiss,就一定會發(fā)生cachemiss

參考答案:

1）和2）

假設(shè)有三個小的cache,每個cache都有4個塊，塊的大小為1個字。第一個cache是全相聯(lián)映射，第二個是2路組相聯(lián)，第三個是直接映射。除了直接映射，另外兩個cache使用的都是LRU替換算法。如果按以下字地址0，8，0，6，8依次訪問，求每個cache的缺失次數(shù)

參考答案:

第一個3次，第二個4次，第三個5次

某計算機存儲器按字節(jié)編址，采用小端方式放數(shù)據(jù)。假定編譯器規(guī)定int型和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。語言程序段如下：struct{chara;intb;shortc;}record;若record變量的首地址是0xC008,record.c的地址是：

參考答案:

0xC010

某數(shù)采用IEEE754單精度浮點數(shù)格式表示為C6600000H，則該數(shù)的值是：

參考答案:

-1.75

×

假定某計算機按字節(jié)編址，采用小端方式，有一個float型變量x的地址為FFFFC000H，x=12345678H，則在內(nèi)存單元FFFFC001H中存放的內(nèi)容

參考答案:

56H

對于IEEE754單精度浮點數(shù)加減運算，只要對階時得到的兩個階碼之差的絕對值【圖片】,大于等于（），就無須繼續(xù)進行后續(xù)處理，此時運算結(jié)果直接取階大的那個數(shù)

參考答案:

25

采用規(guī)格化的浮點數(shù)最主要是為了

參考答案:

增加數(shù)據(jù)的表示精度

將匯編語言翻譯成機器語言需借助于

參考答案:

匯編程序

某計算機存儲器按字節(jié)存儲，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int型和short型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下:struct{inta;charb;shortc;}record;record.a=273;若record變量的首地址為0xC008，則地址0xC008中內(nèi)容及record.c的地址分別為

參考答案:

0x11,0xC00E

假定變量i，f的數(shù)據(jù)類型分別是int、float。已知i=12345，f=1.2345e3，則在一個32位機器中執(zhí)行如下表達式，結(jié)果為假的是

參考答案:

f==(float)(int)f

float型數(shù)據(jù)常用IEEE754單精度浮點格式表示。假設(shè)兩個float型變量x和y分別存放在32位寄存器f1和f2中，若（f1）=CC900000H，（f2）=B0C00000H，則x和y之間的關(guān)系為

參考答案:

x

按照IEEE754標準規(guī)定的32位浮點數(shù)用16進制表示為：41A4C000，對應的十進制數(shù)為：

參考答案:

20.59375

TLB和頁表中的內(nèi)容如下：另外:1.頁（page）的大小為4KB2.TLB有4行，采用全相聯(lián)映射（4-entry,fully-associative）3.TLB采用真正的LRU（least-recently-used）替換算法假定頁表寄存器的內(nèi)容為0，訪問的虛擬地址為：(MSB)1100001000100100(LSB)轉(zhuǎn)換到的物理地址是多少？【圖片】【圖片】

參考答案:

0111001000100100

有如下C語言程序段：for(k=0;k<1000;k++)a[k]=a[k]+32;若數(shù)組a及變量k均為int型，int型數(shù)據(jù)占4B，數(shù)據(jù)cache采用直接映射方式，數(shù)據(jù)區(qū)大小為1KB，塊大小為16B，該程序段執(zhí)行前cache為空，則該程序段執(zhí)行過程中訪問數(shù)組a的cache缺失率為

參考答案:

12.5%

CPU取出一條指令并執(zhí)行所用的時間被稱為：

參考答案:

指令周期

以下是C語言賦值語句"x=a*b+c;”對應的x86-64匯編代碼：movslq%edx,%rdxmovsbl%sil,%esiimull%edi,%esimovslq%esi,%rsileaq(%rdx,%rsi),%rax已知x,a,b和c分別在RAX，RDI，RSI和RDX對應寬度的寄存器中，根據(jù)上述匯編指令序列，推測x,a,b和c的數(shù)據(jù)類型分別為：

參考答案:

x：long

a：int

b：char

c：int

哪條MIPS指令經(jīng)過的數(shù)據(jù)通路最短？

參考答案:

J

采用虛擬存儲器的目的是

參考答案:

擴大存儲器的尋址空間；

關(guān)于馮諾依曼計算機結(jié)構(gòu)的描述，錯誤的是：

參考答案:

指令按地址訪問，所訪問的所有數(shù)據(jù)在地址中給出

對一個x86-64處理器上的64位Linux系統(tǒng),以下說法哪個是錯誤的？

參考答案:

所有的函數(shù)參數(shù)都通過棧傳遞

有以下C語言聲明語句：intarray[10]={0,1,2,3,4,5,6,7,8,9};假設(shè)編譯器將array放在%ecx寄存器.怎樣將array[3]移入%eax寄存器?假設(shè)%ebx中的值是3.

參考答案:

movl(%ecx,%ebx,4),%eax

當訪問cache系統(tǒng)失效時，通常不僅主存向CPU傳送信息，同時還需要將信息寫入cache，在此過程中傳送給CPU和寫入cache信息的數(shù)據(jù)寬度各為

參考答案:

字、塊；

主存和CPU之間增加cache的目的是

參考答案:

加快信息訪問速度

緩存到地址映射中_______比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲器來實現(xiàn)

參考答案:

全相聯(lián)映射

緩存的地址映射中，若主存中的任一塊均可映射到緩存內(nèi)到任一塊到位置上，稱作

參考答案:

全相聯(lián)映射

在程序的執(zhí)行過程中，高速緩存（cache）與主存的地址映射是由

參考答案:

硬件自動完成的

下面是有關(guān)MIPS架構(gòu)的R-型指令數(shù)據(jù)通路設(shè)計的描述：在R-型指令數(shù)據(jù)通路中，一定會有一個具有讀口和寫口的通用寄存器組在R-型指令數(shù)據(jù)通路中，一定有一個ALU用于對讀寄存器讀出數(shù)據(jù)進行運算在R-型指令數(shù)據(jù)通路中，一定存在一條路徑使ALU輸出被送到某個寄存器執(zhí)行R-型指令時，通用寄存器堆的“寫使能（RegWrite)”控制信號一定為“1”以上敘述中，正確的有（）

參考答案:

全部

如果虛實地址轉(zhuǎn)換（virtual-to-physicaladdresstranslation）花費了大約幾十到100個時鐘周期，導致這么長的延遲最可能的原因是什么？

參考答案:

TLBmiss

以下關(guān)于流水段的功能部件的描述中，錯誤的是

參考答案:

同一個功能部件可以在不同的流水段中被使用

以下是關(guān)于結(jié)構(gòu)冒險的敘述：1.結(jié)構(gòu)冒險是指同時有多條指令使用同一個資源2.避免結(jié)構(gòu)冒險的基本做法是使每個指令在相同流水段中使用相同的部件3.重復設(shè)置功能部件可以避免結(jié)構(gòu)冒險4.數(shù)據(jù)cache和代碼cache分離可解決兩條指令同時分別訪問數(shù)據(jù)和指令的冒險以上敘述中，正確的有：

參考答案:

全部

對以下代碼段，哪種體系結(jié)構(gòu)技術(shù)能提升它的性能？ADD.DF0,F1,F8ADD.DF2,F3,F8ADD.DF4,F5,F8ADD.DF6,F7,F8

參考答案:

超標量技術(shù)

對以下代碼段，哪種體系結(jié)構(gòu)技術(shù)能提升它的性能？loop:ADDR3R4R0LDR4,8(R4)#cachehitBNEQZR4,LOOP

參考答案:

轉(zhuǎn)移預測

對以下代碼段，哪種體系結(jié)構(gòu)技術(shù)能提升它的性能？LDR10(R2)#cachemissADDR2R1R1LDR10(R3)#cachehitLDR30(R4)#cachehitADDR3R1R3ADDR1R2R3

參考答案:

帶寄存器換名的亂序執(zhí)行

假定采用多模塊交叉存儲器組織方式，存儲器芯片和總線支持突發(fā)傳送（burst)，CPU通過存儲器總線讀取數(shù)據(jù)的過程為：發(fā)送首地址和讀命令需1個時鐘周期，存儲器準備第一個數(shù)據(jù)需8個時鐘周期(即CAS潛伏期=8)，隨后每個時鐘周期總線上傳送1個數(shù)據(jù)，可連續(xù)傳送8個數(shù)據(jù)(即突發(fā)長度=8)。若主存和cache之間交換的主存塊大小為64B，存儲寬度和總線寬度都為8B，則cache的一次缺失損失（缺失開銷）至少為（）個時鐘周期。

參考答案:

17

假設(shè)某計算機按字編址，cache有4個行（數(shù)據(jù)塊），cache和主存之間交換的塊大小為2個字。若cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換策略，訪問的主存的字地址依次為0，1，2，3，4，5，6，7，8時，命中cache的次數(shù)是

參考答案:

4

給定一個32位Linux系統(tǒng)，系統(tǒng)中有一個數(shù)據(jù)容量為128bytes的2路組關(guān)聯(lián)映射cache，每個cacheblock的大小為32bytes.Longlong數(shù)據(jù)類型的長度為8bytes，int數(shù)據(jù)類型的長度為4bytes.對如下程序，假設(shè)table數(shù)組的內(nèi)存起始地址是0i,intj;inttable[4][8];for(j=0;j<8;j++)for(i=0;i<4;i++)table[i][j]=i+j;table中元素的訪問，cache缺失率為多少？

參考答案:

1/8

哪種情況能很好的發(fā)揮cache的作用？

參考答案:

程序具有較好的局部性

關(guān)于高速緩存，以下的說法哪個正確?

參考答案:

全相聯(lián)映射的高速緩存缺失率低，直接映射高速緩存訪問延遲短

指出下列指令序列中，哪對指令之間存在著WAW數(shù)據(jù)相關(guān)性？1)Mult$4,$3,$62)Add$5,$3,$73)Store$5,0($8)4)Load$2,100($8)5)Mult$1,$2,$36)Add$3,$1,$27)Add$3,$5,$6

參考答案:

指令6與指令7對于$3存在寫后讀寫（WAW)相關(guān)性

指出下列指令序列中，哪對指令之間存在著WAR數(shù)據(jù)相關(guān)性？1)Mult$4,$3,$62)Add$5,$3,$73)Store$5,0($8)4)Load$2,100($8)5)Mult$1,$2,$36)Add$3,$1,$27)Add$3,$5,