內(nèi)容分析案例ds nucseries sc rev

ARMCortex?-MNUC505系列TheinformationdescribedinthisistheexclusiveinlectualpropertyofNuvotonTechnologyCorporationandshallnotbereproducedwithoutpermissionfromNuvoton.NuvotonisprovidingthisonlyforreferencepurposesofNuMicromicrocontrollerbasedsystemdesign.Nuvotonassumesnoresponsibilityforerrorsoromissions.Alldataandspecificationsaresubjecttochangewithout概 特 縮寫 信息和管腳配 NuMicroNUC505系列選型指 NuMicroNUC505系列命名規(guī) NuMicroNUC505LQFP48管 NuMicroNUC505LQFP64管 NuMicroNUC505QFN88管 NuMicroNUC505LQFP48腳管腳描 NuMicroNUC505LQFP64腳管腳描 NuMicroNUC505QFN88腳管腳描 GPIO多功能管腳 GPIO多功能管腳概 框 功能描 ARM?Cortex?-M4內(nèi) 概 SRAM內(nèi)存組 AHB總線仲 概 概 特 概 特 概 特 概 特 概 特 概 特 概 特 概 特 概 特 概 特 概 特 概 特 USB1.1Host控制器 概 特 概 特 概 特 電氣特 外部12MHz高速振蕩 外部12MHz高速振蕩 內(nèi)部32kHz低速晶 24-bitDelta-SigmaCODEC規(guī) USBPHY規(guī) I2C特 SPI特 I2S特 應(yīng)用電 封裝尺 QFN88 修訂歷 圖4.1-1NuMicroNUC505系列選型代 圖4.2-1NuMicroNUC505LQFP48引腳 圖4.2-2NuMicroNUC505LQFP64引腳 圖4.2-3NuMicroNUC505QFN88引腳 圖5.1-1NuMicroNUC505功能框 圖6.1-1Cortex?-M4模塊框 圖6.2-1NuMicroNUC505電源分布框 圖6.2-2SRAM模塊 圖6.3-3晶振振蕩電 圖6.4-1I/O引腳模塊框 圖6.11-1I2C總線時(shí) 圖7.3-1晶振應(yīng)用線 圖7.4-1上電條 圖7.4-2I2C時(shí)間 圖7.4-3SPI從模式時(shí)間 圖7.4-4SPI從模式時(shí)間 圖7.4-5I2S主模式時(shí)間 圖7.4-6I2S從模式時(shí)間 表2.1-1特性 表3.1-1縮寫 表4.1-1NuMicroNUC505系列選型指 表4.3-1NUC505GPIO多功能 表6.2-4異常模 表6.2-5中斷號(hào) NUC505100MHz，支持DSP2M字節(jié)SPIFLASH，128K字節(jié)SRAM。其外設(shè)包括：USBHost/Device,Timers,WDT,RTC,UART,SPI,I2S,I2C,Timer,GPIO,12-bitADC,24-bitAudioCODEC,低電壓復(fù)位（LVR）Low和低電壓檢測(cè)（LVD）?！瘛瘛瘛瘛瘛瘛瘛瘛瘛?.1-1NUC505適合以下應(yīng)用GPS/VTDR(車輛路線記錄儀LEDNUC505支持休眠模式：WFIWFE支持SWD/ICE接口2線ICPCPU可直接從SPIFlash數(shù)USB2.0高速USB2.02K-UART016-FIFO。UART1，UART264-兩個(gè)兩個(gè)主從4SD2.0Host128-bit音頻編Audio8kHzto96812-bitSAR采樣率：ADC11MSPS，ADC12~ADC7200內(nèi)建3.3VCPU和時(shí)鐘正常工作，耗電約46mACPU96MHz時(shí)工作溫度范圍QFN88-pin(10mmxLQFP64-pin(7mmxLQFP48-pin(7mmxFirstIn,First12MHzExternalHighSpeedCrystalInCircuitInSystem32.768kHzInternalLowSpeedRC32.768kHzExternalLowSpeedCrystalLowVoltage PartFlashSRAMISPROMUSB2.0HSUSB2.0FSSD8421331114-1√√8421331114√1√√8421331124√1√√4.1-1NuMicroNUC5054.1-1NuMicroNUC505123456789123456789LQFP64-1123456789PAPA5PAPA5QFN88-123456789123456789NuMicroNUC505LQFP48PA.0MFP0MFP的值配置為0，SYS_GPA_MFPL[2:0]=0x0PA.9MFP5MFP的值配置為5，SYS_GPA_MFPH[6:4]=0x51I2OOI2C034IUSBhost1D線O5A6A7I8O9AAAAUSB電源DCAARTC電池引腳DCOIOOOIIOOSD/SDH時(shí)鐘IIAI/O電源DCOI2C0時(shí)鐘OIOIOOIOIIIOSD/SDHIIOIIIOA地AAAAAOAIAOAI/O電源DCOOO0OI1OI2AI/O電源DCAAA地NuMicroNUC505LQFP64PA.0MFP0MFP的值配置為0，SYS_GPA_MFPL[2:0]=0x0PA.9MFP5MFP的值配置為5，SYS_GPA_MFPH[6:4]=0x51I2OOI2C034IUSBhost1D線O5O6USBhost1D線7I8A9A地IOAAAAUSB電源DCAARTC電池引腳DCOIOOOIIOOSD/SDHIISPIM數(shù)據(jù)ISPIM數(shù)據(jù)IISD/SDHOI2C0SD/SDH數(shù)據(jù)I2C0SD/SDHAI/O電源DCOI2C0OIOIOSPI0OIOIIIOSD/SDHIIOIIIOA地AAAAAAADC電源DCAAAAOAIAOAADCAAADCAI/O電源DCOOO0OI1OI2AI/O電源DCAAA地NuMicroNUC505QFN88PA.0MFP0意思MFP的值配置為0，SYS_GPA_MFPL[2:0]=0x0PA.9MFP5MFP的值配置為5，SYS_GPA_MFPH[6:4]=0x51I2OOI2C034IUSBhost1D線O5O6USBhost1D線7I8OSD/SDH9IAAIOAAAAUSB電源DCAARTC電池引腳DCOIIOOOOIIOOSD/SDHIISPIM數(shù)據(jù)ISPIM數(shù)據(jù)IISD/SDHOI2C0SD/SDH數(shù)據(jù)I2C0OI0OI1AI/O電源DCOOIOIOSPI0OIOIIIOSD/SDHIIOIIIOA地AAAAAAAAAAI/O電源DCAAAAADC電源DCAADCAAAOAADCIAOAADCAAADCAI/O電源DCOOO0OI1OI2A2I3AAA地MFP*多功能管腳請(qǐng)參考SYS_GPx_MFPLSYS_GPx_MFPH)PA.0MFP0表示SYS_GPA_MFPL[2:0]=0x0.PA.9MFP5組AAAAAAAAAAAOO組OOIIIOOOOOO組IIIIIOIIOOIOIOIOUSBHostOIAAAAAAOSD/SDH組OSD/SDHOSD/SDHOOOISD/SDHISD/SDHISD/SDHSD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)SD/SDH數(shù)據(jù)4.3-1NUC505GPIO多功能PowerPower(DSP&FPU)100MHz128Timerwith8-ClockI2CXSDSPIX12LIRC/LSUARTXCortex?-M4處理器是32位可配置的多級(jí)流水線RISC處理器，其內(nèi)置三個(gè)AMBAAHB-Lite接口可以達(dá)到最好的并行處理性能，并包括NVIC組件。處理器配有可選硬件調(diào)試功能，可執(zhí)行Thumb指令并與其他Cortex-M系列處理器兼容。支持兩種模式-Thread模式和Handler模式。意外時(shí)系統(tǒng)進(jìn)入Handler模式。只能在handle模式下處理意外返回。系統(tǒng)復(fù)位時(shí)，進(jìn)入Thread模式。Thread模式也可由異常返回時(shí)進(jìn)入。Cortex?-M4F具有Cortex?-M4處理器所有性能并另外包含浮點(diǎn)運(yùn)算器。NUC505內(nèi)置Cortex?-M4F處理器。在本文檔中，所有名為Cortex?-M4的地方都指代Cortex?-M4和支持LDM,STMPUSH,POP支持ARMv6為反常值和所有IEEE,基于AdvancedPeripheralBus(APB)的PrivatePeripheralBusSYSRESETREQCPUResetCHIPRST(SYS_IPRST0表映射設(shè)置模塊和PA.8~PA.15多功能設(shè)置注2CPURest(SYS_IPRST0[0只可以復(fù)位當(dāng)上電或是復(fù)位時(shí)需要配置上電設(shè)置讓進(jìn)入指定狀態(tài)。由于在復(fù)位期間每個(gè)引腳在上電置時(shí)都有對(duì)應(yīng)的內(nèi)部上拉電阻，如果應(yīng)用需要設(shè)置為0，那么在對(duì)應(yīng)的引腳上需要增加合適的下拉。111111101101101101110110由VDDVSS提供的數(shù)字電源，提供一個(gè)固定的1.2V數(shù)字電源，用于數(shù)字部分和I/O引(AVDDCODECAVDDADC)要與數(shù)字電源(VDD)是同一個(gè)電壓準(zhǔn)位。下圖列出NuMicroNUC505的電源36.2-1NuMicro器定義、內(nèi)存空間和編程指南，將在每個(gè)章節(jié)中詳細(xì)描述。NUC505只支持小端數(shù)據(jù)格式。0x1FFF_0000–0x2000_0000–0x2000_8000–0x2001_0000–0x2001_8000–0x0000_0000–0x4000_0000–0x4000_0200–0x4000_7000–0x4000_9000–0x4000_A000–0x4000_B000–0x400E_1000–0x400E_2000–0x400E_3000–0x400E_4000–0x400E_5000–0x400E_6000–0x400E_7000–0x400E_8000–0x400E_9000–0x400E_A000–0x400E_B000–0x400E_C000–0x400E_D000–0x400E_E000–0x400E_F000–0xE000_E010–0xE000_E100–0xE000_ED00–SRAMNUC505內(nèi)置128K字節(jié)SRAM，SRAM分成四個(gè)bank：SRAMbank0、SRAMSRAM共支持128K字節(jié)AHBSRAMSRAMSRAMAHBSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAM6.2-3列出NUC505的SRAM組織架構(gòu)。M451中共有四個(gè)SRAMbank，每個(gè)bank可尋址范圍為32K字bank0地址空間從0x2000_0000到0x2000_7FFFbank1地址空間從0x2000_80000x2000_FFFF。Bank20x2001_0000到0x2001_7FFF。Bank3每個(gè)bank的地址可以從0x2000_0000映射到0x1FF0_0000。CPU可以通過地址0x2000_00000x2000_7FFF或0x1FF0_0000到 SRAMbank0，可以通過地址0x2000_80000x2000_FFFF或0x1FF0_8000到 SRAMbank1，可以通過地址0x2001_00000x2001_7FFF或0x1FF1_0000到 SRAMbank2，也可以通過地址0x2001_80000x2001_FFFF或0x1FF1_8000到 SRAMbank332Kbyte32Kbyte32Kbyte32Kbyte32Kbyte32Kbyte32Kbyte32Kbyte32Kbyte32Kbyte6.2-4為矢量表模塊框圖。128K字節(jié)SRAM中的任意一個(gè)內(nèi)存塊都能被重映射到SPIflash中其起始地器控制。SYS_RVMPADDR指示內(nèi)存的起始地址，SYS_RVMPLEN表明內(nèi)存塊的大?。▎挝粸?K字22128KB128KB內(nèi)部總線是pliant總線可以連接到標(biāo)準(zhǔn)的AHB主/從接口。NUC505的AHB仲裁機(jī)制為同時(shí)提供了兩種仲裁算法可供選擇。一種是固定優(yōu)先級(jí)模式，另一種是循環(huán)優(yōu)先級(jí)模式。通過(PRISEL=1最低234566表6.2-3固定優(yōu)先級(jí)模式下AHB總線優(yōu)先級(jí)順序如果兩個(gè)或是的主控模塊同時(shí)請(qǐng)求AHB總線(PRISEL=1最低234566在固定優(yōu)先級(jí)中SPIflash控制器通常是最低優(yōu)先級(jí)（除CPU接口外）。NUC505提供一種機(jī)制可提高程序員可以通過寫1到PRISTS恢復(fù)原始優(yōu)先級(jí)順序。比如這個(gè)動(dòng)作在中斷服務(wù)程序結(jié)束時(shí)。注在CPUHPRI為1時(shí)PRISTS只能通過外部中斷自動(dòng)置1。這個(gè)并不影響程序員直接向PRISTS寫1來提高如果PRISEL=1則為循環(huán)優(yōu)先級(jí)模式。AHB在AHB主控總線上默認(rèn)優(yōu)先級(jí)順序是：I2S>SDHUSBHUSBD>SPIMM4(S)M4(D具有可靈活控制機(jī)制的計(jì)數(shù)器。該計(jì)數(shù)器可用作實(shí)時(shí)操作系統(tǒng)(RTOS)的滴答定時(shí)器或一個(gè)簡(jiǎn)單的計(jì)數(shù)SysTick(SYST_CVR)的值向下計(jì)數(shù)到0，并在下一個(gè)時(shí)0時(shí)，標(biāo)志位COUNTFLAG置位，讀COUNTFLAG位使其。以SYST_RVR的值開始計(jì)數(shù)，而非任意值。“ARM?Cortex?-M4TechnicalReferenceManual”“ARM?v6-MArchitectureReferenceNVC與處理器內(nèi)核接口的緊密耦合，能夠使中斷低延時(shí)處理以及后到的中斷有效處理。NVC保持了堆棧，嵌套，中斷來使能鏈尾中斷。雖然只能在優(yōu)先模式下完全C，但在用戶模式下，如果使能了配置和控制的相關(guān)寄存器，也可以產(chǎn)生中斷進(jìn)入掛起狀態(tài)。任何其它用戶模式下會(huì)導(dǎo)致總線故障。除有特別說明之外，用戶可以使用字節(jié)，半字，字的方式所有的寄存器。VC寄存器都放在C(系統(tǒng)控制位置)的里面。所有的NVIC寄存器和系統(tǒng)調(diào)試寄存器都是低字節(jié)序而不管處理器的字等級(jí)為”0x00”。優(yōu)先等級(jí)”0”在系統(tǒng)中是第4級(jí)優(yōu)先級(jí)，僅次于3個(gè)系統(tǒng)異?！癛eset”,“NMI”“Hard 到0x3FFFFF80。序。與異常處理相關(guān)的向量表如下部分描述。12Hard3 4Bus567~ Interrupt(IRQ0~16~ 0~--012345外部GPIOGroup16外部GPIOGroup27外部GPIOGroup389USBDevice20NVICNVIC中斷，使能寄存器通過寫1使能和清除使能寄存器寫1清除使能，兩寄存器都返回當(dāng)前相應(yīng)中斷的使能狀NVIC中斷可以使用互補(bǔ)的寄存器對(duì)來掛起/取消掛起以使能/禁用這些中斷，這些寄存器分別為Set-Pending寄存器與Clear-Pending寄存器，可以寫1使能和寫1禁用，兩寄存器都返回當(dāng)前相應(yīng)中斷的狀態(tài)。寄存器Clear-Pending在中斷響應(yīng)時(shí)的不影響執(zhí)行狀態(tài)?？梢酝ㄟ^更新32位寄存器中的8位字段來設(shè)置NVIC中斷的優(yōu)先級(jí)（每個(gè)寄存器支持4個(gè)中斷）。時(shí)鐘控制器為整個(gè)提供時(shí)鐘源。包括HB、時(shí)鐘和所有外設(shè)時(shí)鐘，比如B設(shè)備，UB主機(jī)，UT等等。有LL時(shí)鐘分別是L和L來源于外部HT時(shí)鐘輸入。L為處理器工作提供內(nèi)部高速時(shí)鐘頻率，LL可以產(chǎn)生更精確地頻率為音頻提供時(shí)鐘。他們還實(shí)現(xiàn)了功率控制功能,包括單獨(dú)的時(shí)鐘打開或關(guān)閉控制寄存器、時(shí)鐘源選擇器和分頻器。這些功能使額外功耗得到了最小化讓運(yùn)行在合理的狀態(tài)。在掉電模式下，時(shí)鐘控制器會(huì)關(guān)閉外部高速晶振和內(nèi)部，以1212實(shí)時(shí)時(shí)鐘源(RTC_CLK)可以選擇外部32.768kHz低速晶振（LXT）或是內(nèi)部32.768外部12MHz高速晶振InternalInternal10HXTENExternal外部晶振和兩個(gè)電容是連接到“XT1_IN/X32_IN”pad“XT1_OUT/X32_OUT”引腳上。兩個(gè)電容值可12132.76810 RNUC505系列多達(dá)52個(gè)通用I/O管腳和其他功能管腳共享，這取決于的配置。52個(gè)管腳分配在PA,PB,PCPD四個(gè)端口上。PA和PB有16個(gè)管腳，PC有15個(gè)管腳，PF有5個(gè)管腳。每個(gè)管腳都I/O管腳的I/O類型可由軟件獨(dú)立地配置為輸入或推挽式的輸出模式。復(fù)位之后，所有管腳的I/O管腳為輸人模式?jīng)]有使能上拉和下拉（除PB.2上拉使能）。每個(gè)I/O管腳有一個(gè)上拉電阻接到VDD上Note:Px_meansPA_,PB_,PC_,or6.4-1I/O定時(shí)器控制器有432-位定時(shí)器,TIMER0~TIMER3,提供用戶便捷的計(jì)數(shù)定時(shí)功能。定時(shí)器可執(zhí)定時(shí)器時(shí)鐘周期*8-位分頻器值+1)*CMPDAT(1TMHz)*(28*(224T通 NUC505系列有一路發(fā)生器，支持4通道輸出或4通道輸入捕捉功能，管腳共用(_CH0/_CH1，_CH2/_CH3)。發(fā)生器有16位計(jì)數(shù)器和比較器，發(fā)生器支持２種標(biāo)準(zhǔn)的輸出模式：獨(dú)立模式和帶8位死區(qū)控制的互補(bǔ)模式。每種模式能象定時(shí)器和計(jì)數(shù)器一樣獨(dú)立應(yīng)用。對(duì)計(jì)數(shù)器的時(shí)鐘頻率范圍有8位預(yù)分頻器和5級(jí)(1,1/2,1/4,1/8,1/16)時(shí)鐘除法器來進(jìn)行調(diào)節(jié)。對(duì)每個(gè)輸輸入捕捉功能使能后，當(dāng)輸入通道有上升變化產(chǎn)生時(shí)，鎖存計(jì)數(shù)器的值到DATn寄存器，當(dāng)入道有下變產(chǎn)生時(shí)鎖數(shù)的值到CAPDATn寄器。捕通0的中斷通過程序設(shè)定CRN0()(上升捕捉中斷使能)和0(CATL01[2])(下降捕捉中斷使能)的值來決定中斷觸發(fā)的條件。捕捉通道1的中通過RLN1(_PCTL01[7))和FLN1(_CAL1[18])下降捕捉中斷使能的值來決定中斷觸發(fā)的條件。捕捉2和3通道也一樣要設(shè)定CRLIEN2(_CAPCTL23[1]),CFLIEN2(_CAPCTL23[2])和CRLIEN3(_CAPCTL23[17]),CFLIEN3(_CAPCTL23[18])相應(yīng)的值。每當(dāng)捕捉通道0/1/2/3產(chǎn)生中斷時(shí)，計(jì)數(shù)器溢出時(shí)間間隔(24~218)個(gè)WDT_CLK時(shí)鐘周期可選，如WDT_CLK32kHz，那么溢出時(shí)間間隔是32.5ms~8.224s系統(tǒng)復(fù)位保持時(shí)間(1WDT_CLK)* 、18或3個(gè)WDT_CLK延時(shí)時(shí)間 (RTC)控制器有獨(dú)立的電源供電。RTC用外部的32.768kHz晶振(LXT)或內(nèi)部(LIRC)，提供報(bào)時(shí)時(shí)標(biāo)信號(hào)和鬧鈴中斷，時(shí)間及日歷等信息的表示格式為BCD碼?？蓪?duì)外接晶振(LXT)或內(nèi)部振蕩器(LIRC)的頻率精度進(jìn)行數(shù)字頻率補(bǔ)償.RTC_TIME時(shí)分秒RTC_CAL年月日RTC時(shí)間和支持鬧鈴時(shí)間(時(shí)分秒)(年月日RTC_TALM小時(shí)或8RTC中時(shí)標(biāo)周期間隔選擇1/128,1/64,1/32,1/16,1/8,1/4,1/21NUC5系列提供3個(gè)通用異步串行接口(UR).URT控制器支持標(biāo)準(zhǔn)速度ART,并提供流量控制。UT控制器的接收過程是把外設(shè)的串行數(shù)據(jù)轉(zhuǎn)為并行數(shù)據(jù)，發(fā)送過程是把U的并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)發(fā)送出去。每個(gè)UAR10種類型的中斷.UR控制器還支持IrDAR-485。.//支持硬件自動(dòng)流控制nCTS和nRTS)UART1通過設(shè)置寄存器DLYUA_TOR[15:8])，可配置兩個(gè)數(shù)據(jù)之間（從上一個(gè)stop位到下一個(gè)start支持IrDASIR支持RS-4859-I2C是雙線，雙向串行總線，通過簡(jiǎn)單有效的連線方式實(shí)現(xiàn)設(shè)備間的數(shù)據(jù)交換。I2C標(biāo)準(zhǔn)是多主機(jī)總在I2C總線上，數(shù)據(jù)通過時(shí)鐘線SCL和數(shù)據(jù)線SDA在主從機(jī)間逐一字節(jié)同步傳送。.每個(gè)字節(jié)數(shù)據(jù)長(zhǎng)度是8位.一個(gè)SCL時(shí)鐘脈沖傳輸一個(gè)數(shù)據(jù)位，數(shù)據(jù)由最MSB開始傳輸，每個(gè)字節(jié)傳輸后跟隨一個(gè)應(yīng)答位。每個(gè)位在SCL為高時(shí)采樣，因此，SDA線可能在SCL為低時(shí)改變，但在SCL為高時(shí)必須保持穩(wěn)定。當(dāng)SCL為高時(shí)，SDA線上的跳變視為一個(gè)命令(STARTorSTOP)關(guān)于I2C總線STOPSTOP6.11-1I2CI2CEN(I2C_CTL[6])為'1'可使能該端口。I2C硬件接口通過數(shù)據(jù)線SDASCL兩個(gè)管腳連到I2C總線。I2C操作兩個(gè)管腳需要上拉電阻，為開漏腳，當(dāng)I/O管腳作為I2C端口使用時(shí)，用戶必須事先設(shè)定I/O管腳為I2C功能。.NUC505系列提供2通道I2C總線I2C通過SDA及SCL兩條線與連接在總線上的設(shè)備傳輸信息總線當(dāng)從一個(gè)設(shè)備接收數(shù)據(jù)時(shí)，I同步串行接口控制器執(zhí)行串-并的轉(zhuǎn)換，而在收到CPU數(shù)據(jù)后執(zhí)行并-串的轉(zhuǎn)換。該控制器可以驅(qū)動(dòng)兩個(gè)外設(shè)（內(nèi)嵌的IFlash或外部的IFlah），扮演I主機(jī)的角色。當(dāng)數(shù)據(jù)傳輸完成，它可以產(chǎn)生中斷信號(hào)，并且可以通過寫1來清除中斷標(biāo)志。從機(jī)片選的有效電平根據(jù)外設(shè)可以選擇低或高電平有效。寫一個(gè)分頻值到CTL1寄存器可以設(shè)置串行輸出時(shí)鐘的頻率。該控制器包含4個(gè)2位發(fā)送/接收緩存，可以提供1到4個(gè)突發(fā)操作模式。每次傳輸8,16,24,或32每筆傳輸數(shù)據(jù)可以是8,16,2432兩個(gè)從機(jī)/設(shè)備片選（內(nèi)嵌的SPIFlash或外部的SPI該I2S控制器由到內(nèi)部音頻編或支持使用外部音頻編的I2S協(xié)議接口組成。兩個(gè) ,內(nèi)部音頻編的結(jié)構(gòu)是一個(gè)a的24位ODC，帶麥克風(fēng)輸入、線路輸入、和耳機(jī)輸出。TXDMA功能用于發(fā)送和RXDMA總諧波失真與噪音(THD+N):608kHz,11.025kHz12kHz,16kHz,22.05kHz,24kHz,32kHz44.1kHz,48kHz,和96kHzUB設(shè)備控制器接口含HB總線和I總線。UB控制器包含HB主機(jī)接口和HB從機(jī)接口。CPU通過B從機(jī)接口編程UB控制器寄存器。對(duì)于N或OT傳輸，UB設(shè)備控制器需要通過HB主機(jī)接口寫數(shù)據(jù)到內(nèi)存或從內(nèi)存讀數(shù)據(jù)。B設(shè)備控制器與USB0規(guī)范兼容，除控制端點(diǎn)外，它包含2個(gè)可配置的端點(diǎn)。這些端點(diǎn)可以配置為批量，中斷或等時(shí)傳輸。建的DCU兼容USB2.0IN端點(diǎn)的三種不同的操作模式自動(dòng)確認(rèn)模式手動(dòng)確認(rèn)模式FlyNUC505USB1.1Host(USBH)，支持開放主機(jī)控制接口(OpenHCI,UB主機(jī)控制器內(nèi)部包含一個(gè)根Hub端口，一個(gè)可以在內(nèi)存和UB總線上實(shí)時(shí)傳輸數(shù)據(jù)的DA通)(SH)包含一個(gè)DC單元(直接內(nèi)存存取控制器)和一個(gè)D。DMC單元在系統(tǒng)內(nèi)存和共享緩存（128字節(jié)）之間提供DMA(直接內(nèi)存存取)功能,D單元控制SD/CC的接口。D控制器支持SDCMC接口，并且可以通過DMC來實(shí)現(xiàn)卡片與支持SD/SDHC/MMC卡NUC505系列包含一個(gè)12位的逐次近式的模數(shù)轉(zhuǎn)換器(ADC)，有八個(gè)單端輸入通道(ADC_CH0,ADC_CH1,…ADC_CH7).ADC_CH010k?ADC_CH2也支持鍵盤比較器功能。用戶可以通過設(shè)定SWTRG(ADC_CTL[0])來控制AD轉(zhuǎn)換模擬電壓輸入范圍ADC_CH1通道最高可達(dá)1MSPS的采樣率ADC_CH2ADC_CH7通道最高可達(dá)200kSPS的采樣率VDDVVSS-VDD+V℃-I/Opin[*2,3,I/Opin[*2,3,注4mA:PA.14,PA.15,PB.0,PB.1,PB.2,PB.3,PB.4,PB.5,PB.6,PB.7,PB.8,PB.9,PB.10,PB.11,PC.8,PC.9,PC.10,PC.11,PC.12,PD.0,PD.18mA:PA.8,PA.9,PA.10,PA.11,PA.12,PA.13,PB.12,PB.13,PB.14,PB.15,PC.0,PC.1,PC.2,PC.3,PC.4,PC.5,PC.6,PC.7,PC.13,PC.142mA,6.5mA,8.7mA,13mA,15.2mA,19.5mA,21.7mA,26.1mA:PA.0,PA.1,PA.2,PA.3,PA.4,PA.5,PA.6,PA.7,PD.2,PD.3,PD.4(VDD-VSS=3~3.6V,TA=3V--VV2-V-4---V--V--V--VVVVIN=VIN=--低準(zhǔn)位灌電流4--VOL=8----高準(zhǔn)位拉電流4--VOH=8----VDD=while(1)在SPI--????--????--????--????-????-????????????VDD=電流＠12MHz--????--????VDD--RAM????4mA:PA.14,PA.15,PB.0,PB.1,PB.2,PB.3,PB.4,PB.5,PB.6,PB.7,PB.8,PB.9,PB.10,PB.11,PC.8,PC.9,PC.10,PC.11,PC.12,PD.0,PD.18mA:PA.8,PA.9,PA.10,PA.11,PA.12,PA.13,PB.12,PB.13,PB.14,PB.15,PC.0,PC.1,PC.2,PC.3,PC.4,PC.5,PC.6,PC.7,PC.13,PC.14Cansettingstrengthfor2mA,6.5mA,8.7mA,13mA,15.2mA,19.5mA,21.7mA,26.1mA:PA.0,PA.1,PA.2,PA.3,PA.4,PA.5,PA.6,PA.7,PD.2,PD.3,PD.4ttt--------12MHz外部晶振輸入--℃-V12MHz@VDD=-3-1211012XT1_7.3-132kHz-3-V---VDD--V--2-V0-V2--ADCClock=Running--ADCClock=Running--3---------注EEF(Fullscaleerror)=EO+GainErrorOffsetError 7Idealtransfer65Actualtransfer43 11Note:TheINListhepeakdifferencebetweenthetransitionpointofthestepsofthecalibratedcurveandtheidealtransfercurve.Acalibratedtransfercurvemeansithascalibratedtheoffsetandgainerrorfromtheactualtransfercurve.--VMicrophone--V--3--Line-----------------RL=0Po=--RL=32Po=-PowerSupplyCurrent(NoPLL,No-8--4-.注VV--0-V-VTA=-45~-2VTA=-40~VDD啟始電壓--VDD上電速度--保持在VPOR--7.4-1USBPHY--V--V--VIncludesVDI-V-V--0-V-V-V---VSteadystate-ΩPinto--注驅(qū)動(dòng)輸出阻抗不包括串聯(lián)電阻阻抗CL=4-CL=4-TFRFF=TFR/-%CL=CL=TFRFF=TFR/%I2C標(biāo)準(zhǔn)模式快速模式最小值最大值--4--tSU;RepeatedSTART條件設(shè)定時(shí)--tHD;4--tSU;4-----------Guaranteedbydesign,nottestedinHCLKmustbehigherthan2MHztoachievetheumstandardmodeI2Cfrequency.Itmustbehigherthan8MHztoachievetheumfastmodeI2Cfrequency.I2CcontrollermustberetriggeredimmediayatslavemodeafterreceivingSTOPThedevicemustinternallyprovideaholdtimeofatleast300nsfortheSDAsignalinordertobridgetheundefinedregionofthefallingedgeofSCL.TheumholdtimeoftheStartconditionhasonlytobeme