FGA現(xiàn)場可編程器的DS設計方法

FPGA的DSP設計方法DSP正在成為一種幾乎無處不在的技術(shù)，不僅應用在眾多消費電子、汽車與產(chǎn)品中，而且也進入越來越先進的設備。諸如無線基站、雷達信號處理、指紋識別以及軟件無線電等應用都要求極高的處理能力。這些新類型的高性能DSP應用推動獨立處理器的性能走高，而為了提升性能，硬件解決方案也在不斷發(fā)展。在90年代初，設計者面臨的挑戰(zhàn)是，如何采用多個處理器以匯聚更多的處理能力，從而滿足他們的性能要求。但是在協(xié)調(diào)多個處理器的功能時，系統(tǒng)級設計變得極為困難，更不用說這種方法既昂貴又浪費資源。當?shù)谝环N實現(xiàn)DSP的FPGA出現(xiàn)時，DSP設計者開始利用這種器件來支援處理器的能力。在這種方法中，F(xiàn)PGA通過加速DSP算法的關(guān)鍵部分(這對性能至關(guān)重要)，可以補充處理器的不足。今天的專用FPGA，如Xilinx公司的Virtex4或Altera公司的StratixII等蘊藏著巨大的潛力，可通過并行化來提高性能。的確，DSP專用FPGA技術(shù)已顯示出可提供比其它實現(xiàn)方案高100倍的性能優(yōu)勢。因此，在FPGA中包含一顆標準DSP的情況變得越來越普遍，而且預計以此種方式來使用FPGA的設計將迅速增加。不過，伴隨著這種強大的硬件能力，設計者面臨如何有效實現(xiàn)這些基于FPGA的DSP系統(tǒng)的問題。這種大型的復雜設計對傳統(tǒng)的DSP設計方法提出了挑戰(zhàn)。這在很大程度上是因為以下事實，即在DSP應用中，傳統(tǒng)的FPGA設計流程沒有充分利用一個高效設計流程的兩個關(guān)鍵要素：綜合技術(shù)與可移植IP。那些利用綜合技術(shù)來設計ASIC的人都很清楚綜合技術(shù)的優(yōu)勢。對基于FPGA的DSP來說，該技術(shù)是關(guān)鍵，它使設計進入處于高級的抽象水平并能自動探索面積與性能之間的折衷?？焖僭O計進入與高抽象水平及自動化的結(jié)合，不僅能提供單一的設計示例，而且還能提供各種可供選擇的實現(xiàn)結(jié)果。對于性能優(yōu)先于面積的應用來說，它可能需要包含數(shù)百個乘法器的實現(xiàn)方案。這種方法將具有很快的速度，但也會消耗大量硅片面積。同樣，對于那些對面積更敏感的應用來說，實現(xiàn)方案應使用性能較低、數(shù)量較少的乘法器，以得到占位面積更小的結(jié)果。這些類型的折衷對基于FPGA的高級DSP的開發(fā)來說至關(guān)重要，因而要求有功能強大的工具。高效DSP開發(fā)的另一個關(guān)鍵要素是擁有恰當?shù)臉?gòu)建模塊或IP。適合于這些應用的IP具有兩個主要屬性：可擴展性與可移植性。與適用性相對較低的同類IP相比，可擴展IP使設計者無需犧牲效率即能構(gòu)建定制IP功能。新功能模塊是高效的，因為在后續(xù)的綜合過程中，未用的或不必要的部分將被優(yōu)化掉。可移植性也能保證效率。DSP設計者必須能在設計出算法以后，無需進行修改即可在任何FPGA供應商的產(chǎn)品上運行它們。這種可移植性將提供極大的效率與自由度，以方便選擇一種最佳實現(xiàn)方案。DSP驗證也構(gòu)成挑戰(zhàn)。當驗證DSP時，信號調(diào)試與分析變得更復雜，并不僅僅限于檢查時域、頻域曲線及散布圖。由于數(shù)字信號的特征取決于其采樣時間和離散幅度，DSP驗證工具必須能有效定義及操作多速率DSP應用中的時間。趙此外熟，它亭們還每必須赴易于槽從全怪精度老浮點越仿真健轉(zhuǎn)換童到有馳限字板長定譯點仿?lián)妗Ｍ芡瑫r湯，它探們還矮需要討一種曠用于津?qū)鴉SP歪算法敬進行貪建模脈的語慶言，救包括放對時知間、也定點同資源善與并藥行性姓等概個念的麻本地妙支持建。卷整合寄方法奏設計仙技術(shù)得方面米的最丑新進孔展為托解決搏DS柄P設泳計者削的獨咸特挑伯戰(zhàn)提燦供了報令人勁興奮崇的解脾決方怕案。閱由M久at兩hw匹or價ks侮公司柜提供堵的S幅im佳ul冬in灑k是扭一種睜基于適數(shù)學印模型泉的系縮統(tǒng)設帝計環(huán)嫩境，壘為D綿SP逝設計逢者提漁供了宇強大賽的建適模與乒仿真粒功能運。該襖環(huán)境傾能處濃理多喜速率遼離散潔時間破定義被與管晚理以干及單倚源浮籌點仿姓真等丘DS遷P問寬題。篩對于叼FP側(cè)GA漏實現(xiàn)慕來說寸，D沉SP以綜合梢是一拴項將習DS頭P驗銳證與沃最佳點DS徹P實商現(xiàn)鏈務接在耽一起兔的關(guān)喝鍵創(chuàng)演新。持借助環(huán)嵌入狀在S倍yn描pl亮if競y扣DS寇P工助具中杜的能剩力，系設計脊者可鵝以采式用一早種自絲動式艷且獨廟立于笨器件太的方赴法來偉檢查胃實現(xiàn)漂過程愧的折擠衷并嘆完成玩目標打映射倡。伯將D射SP猾綜合榜與S普im柔ul輸in厚k聯(lián)圣合使耍用，釀可將搬系統(tǒng)腹架構(gòu)報師與飄硬件友設計因師的歪專長援整合恒到一敢個公土共環(huán)壯境中地。系旺統(tǒng)架漏構(gòu)師構(gòu)可以啦為S桑im蒼ul框in降k創(chuàng)純建一聲個獨亞立于工供應贏商的殺模型語，使命設計反進入恨點保負持在較純算欺法層速面，芝從而嗓將他搖的注每意力拖集中賭在更膝高層給次的釋設計股功能艦上。步當模極型轉(zhuǎn)弟交給伍硬件獸設計娃師時尿，規(guī)毒范沒永有任蔥何架滋構(gòu)含扯義。奴只要糾建模膽環(huán)境茫中的直DS濱P驗欠證工鎮(zhèn)具允鄉(xiāng)許無由縫集氧成綜逃合引椒擎，創(chuàng)硬件視設計浙師無楊需修興改驗室證源帆就可莫檢查他架構(gòu)坑方面恢的折帳衷。監(jiān)合由于本驗證連源保曾持一臟致，搶所以郵系統(tǒng)狹架構(gòu)艘?guī)煵谎澯脫浶挠部辜嵃悻F(xiàn)問始題，酬而硬肯件設喇計師歸也不騎必費奉勁地釣去研辨究D頭SP巨算法蛙規(guī)范近。此昂外，捉這還感能保煎證設淡計完增整性嶺與最捧優(yōu)化縮，并兇提高坐兩個倦團隊堂成員掀的工幅作效革率。訂稠該設榴計方禿法的笨關(guān)鍵疑是采富用通港用D程SP止庫。暫供應潛商專漿有的邁IP攔會使昆算法敲設計慎陷入捉到不尖必要為的實彎現(xiàn)細充節(jié)中榴。采魯用一徐個與嗽架構(gòu)缸參數(shù)史無關(guān)東的通灰用D歡SP罰功能醬庫，乳設計糖將根經(jīng)據(jù)高覺層規(guī)羅范來尊產(chǎn)生眨輸出活。成借助煌一個討高層蝶功能撕庫，怒甚至胸與D閘SP四功能帆有關(guān)素的延住時也鵲能被蜻推遲乓到架閉構(gòu)優(yōu)原化階抵段來封處理匆。這附是通訊過D色SP艦綜合啊來完績成的搶。諸顯如D喝SP嚴綜合惰、S兼im利ul弱in獨k及腎可移伍植庫早等創(chuàng)輕新都稿是改脆進D謝SP匪設計膜的關(guān)仍鍵元陣素，刻但將淚這些頂能力省集成診到一三個總撈的方靜法學翼中也煩非常嗚關(guān)鍵皂。最蘭佳的澤DS亭P設體計流里程可流為現(xiàn)歸有設鉛計能柿力增估加通取用庫螞以及消整合微DS抵P綜巾合與上Si識mu隨li限nk微的能晚力(旬參見鹿圖2減)。介謠在設閘計規(guī)貞范時掘，系叮統(tǒng)架翻構(gòu)師篩只需速在純盡粹的默算法除抽象當層面聞上操澆作?；滞ㄟ^柱使用宿功能襯塊，套設計疲師可宇用類嫂似的諒DS扔P概華念來弊捕獲浩算法擔。禾在設孩計流鋼程的畏后期源，由趟于S脾im送ul大in鄰k具算有D啞SP割驗證寬環(huán)境律特性既，算常法驗臣證因法而變喂得非瓦常容犯易。獻可視翁化、底調(diào)試因以及談內(nèi)置均的加癢速器紗等能貿(mào)力使差設計傷者更亮容易括實現(xiàn)霞離散燕時間狀設計庭的快拳速仿筋真。容坡這種阻設計節(jié)方法正的引滾擎就獨是D啦SP鵝綜合煎，它兵決定貓了面治積、問性能障等系板統(tǒng)級碧目標夢。這傅個步被驟旨質(zhì)在創(chuàng)傍造出犬一種個能消納耗最畢少的需資源串并達盤到所店需性麥能的阻架構(gòu)縣。通監(jiān)過采控用折繡疊、椒系統(tǒng)嘩范圍肅重定都時以服及增步加延義時等胸適當液的系恢統(tǒng)級急優(yōu)化宏技術(shù)遮，D抵SP較綜合擺能滿毀足系厚統(tǒng)級區(qū)性能懶目標與。挖所得播到的閥架構(gòu)雪可由瞇獨立來于供龍應商習的可旋綜合子RT格L代紛碼來分生成急。由燈于設待計保揪留了挖獨立埋于供腳應商隨的特偏性，楚RT盡L綜暈合工竟具的嚴全部例能力委可以授被用鴨于執(zhí)如行進益一步惡的設拋計優(yōu)艱化。初墾與傳唯統(tǒng)設想計流球程相施比，島上述暮DS屑P設溪計方比法具糟有明靈顯的些優(yōu)勢趟。隨桐著設秘計規(guī)析模增派大，野僅是曠由于輩其無架延時蒜的算修法及喪無需當時間殖來同謝步多秘條路評徑，親DS皇P綜長合流稅程就護超過章了傳唱統(tǒng)方公法。更帳比較駝DS里P綜區(qū)合與臭傳統(tǒng)水流程皇的設爐計結(jié)杜果表角明，柔即使趁在不遵同的舒優(yōu)化測情況拒下，賽前者屠也一米樣有吵改進耗。當胃在D嚷SP沸綜合旅期間拐不執(zhí)億行高營級優(yōu)務化時鳥，所巾得到同的任衰何優(yōu)寬化主健要歸餅功于貌RT嫩L綜飼合。卸即使狡沒有粒DS樹P綜系合優(yōu)網(wǎng)化，甩在所嶄有測盛試電粒路中雀采用館的邏早輯單隙元數(shù)斷量也康會一歇如既增往地危減少劈，而已性能叛也會么得到嚇改善萄。芹我們吵需要蹲考慮傅幾種現(xiàn)不同熱的優(yōu)再化情賤況。特當允純許進俱行資哪源共師享時缸，常塊常希耗望在全資源筆利用副上有顛明顯諷的改梅進，碗即使廊以犧逗牲某碗些性萄能為蛙代價澡。測籠試電虧路已座經(jīng)證阻明了位這一冰點，壁即以況性能斷的明繭顯下狐降為菌代價乏可以哭顯著狼減少列消耗盛的資討源。平恨這種卸優(yōu)化這技術(shù)時最適螞合在矮資源波有限腦但允堂許性客能有赤一定使下降慎的情讓況下插使用遼。重疼定時逗優(yōu)化圈技術(shù)堅是增題強D皆SP倘綜合蓋結(jié)果援的另孩一個孕選項冤。采段用這穴種方萍法時也，盡御管可吉能要探以消婚耗更梨多的都資源游為代菠價，