2020年計(jì)算機(jī)等級(jí)考試四級(jí)計(jì)算機(jī)組成與接口

2020年計(jì)算機(jī)等級(jí)考試四級(jí)計(jì)算機(jī)

組成與接口

計(jì)算機(jī)組成與接口

馮諾依曼P1

標(biāo)志寄存器P16

Pentium微處理器模式P49

8086復(fù)位P36

全相聯(lián)直接相連映像組相聯(lián)映像技術(shù)P59

8259A中斷控制器P123

8251A串行通訊P149

8255A并行通訊P159

8253計(jì)數(shù)器/定時(shí)器P172

ADC0809模數(shù)轉(zhuǎn)換器P197

USB通用總線P232

A/D轉(zhuǎn)換器需要轉(zhuǎn)換啟動(dòng)信號(hào)

在矩陣式鍵盤結(jié)構(gòu)中，識(shí)別按鍵位置的方法有B）逐行掃描法C）行反轉(zhuǎn)法

采用查詢傳輸方式的工作流程是D）先讀狀態(tài)端口，再讀/寫數(shù)據(jù)端口

test執(zhí)行的就是and的指令，只不過不會(huì)保存and執(zhí)行的結(jié)果，而是根據(jù)and

的結(jié)果設(shè)置flags寄存器的各種標(biāo)志

testal,08h就是測(cè)試al的第4位是不是1,8h=00001000

同理

testax,0200h測(cè)試ax的第10位，0200h=0000001000000000

testcl,Olh測(cè)試cl的第1位，Olh=00000001

匯編程序設(shè)計(jì)中所使用的地址是邏輯地址

匯編語言源程序經(jīng)過編譯后，生成的目標(biāo)程序的擴(kuò)展名為OBJ

下列碼制中，

不包含原碼反碼-0沒補(bǔ)碼，移碼

在通用寄存器中，能夠作為間址寄存器使用的有BPSIBXDIP91

不能夠做間址寄存器的有AXCXDSSSESCS

判斷AX和BX中兩數(shù)是否相等的方法能夠采用指令CMPAX,BXSUBAX,BXXOR

AX,BX

以下指令中與LEABX,BUFFER功能等價(jià)的是MOVBX,OFFSETBUFFERP93

有關(guān)匯編程序指令DB3,100的敘述中，正確的是指示編譯程序分配存儲(chǔ)空

間和數(shù)據(jù)不生成機(jī)器指令

假定(SS)=H,(SP)=0100H,(AX)=2107H,執(zhí)行指令PUSHAX后，存放數(shù)據(jù)07H

的物理地址是200FEH

在匯編程序中，偽指令的作用是指示編譯程序如何進(jìn)行編譯

8086對(duì)字的存取有時(shí)需要兩個(gè)總線周期來完成

8086系統(tǒng)中，單步中斷的中斷向量在中斷向量表中的位置固定在00004H開始的4

個(gè)字節(jié)中

8086CPU構(gòu)成的微機(jī)系統(tǒng)中，中斷向量表00084H單元開始依次存放有12H,33H,

56H,90H,則該中斷服務(wù)程序的入口地址是93872H

8086CPU構(gòu)成的微機(jī)系統(tǒng)中，中斷優(yōu)先權(quán)順序由高到低的順序是溢出中斷，單步

中斷NMI,斷點(diǎn)中斷，INTR中斷，intN

8086微機(jī)系統(tǒng)中內(nèi)部中斷中斷類型碼由指令給定中斷類型碼是約定的

8086微機(jī)系統(tǒng)中斷硬件中斷分為非屏蔽中斷和可屏蔽中斷可屏蔽中斷需要

執(zhí)行2個(gè)中斷響應(yīng)總線周期溢出中斷向量的地址是固定的

8086微機(jī)系統(tǒng)中，NMI中斷的中斷向量位置固定在00008H開始的4個(gè)單元中

可提供X86匯編指令操作數(shù)的是存儲(chǔ)器寄存器不能夠的是控制器I/O端口

I/O設(shè)備

由寄存器ss提供堆棧段的段基址，為堆棧段提供偏移地址的寄存器是SP另

DS+SIES+DICS+IPDS+DI

當(dāng)8086CPU處于單步工作方式時(shí)，標(biāo)志寄存器中必須為1的標(biāo)志位是TFP17

8086CPU工作在最大工作模式下，產(chǎn)生ALE、DEN、INTA等控制信號(hào)的芯片是8288

P38

假設(shè)8086CPU的主頻為5MHz,內(nèi)存芯片的存取時(shí)間為250ns,讀/寫內(nèi)存時(shí)不需要

加入等待周期Tw

8086系統(tǒng)中，已知中斷類型碼為16H,則其中斷服務(wù)程序的入口地址存放在內(nèi)

存地址0000H：0058H-0000H：005BH

8086CPU構(gòu)成的微機(jī)系統(tǒng)中，在執(zhí)行INTn指令或者響應(yīng)硬件中斷時(shí)，CPU保護(hù)

現(xiàn)場(chǎng)的順序依次是CS,IP,FR

8086CPU中斷響應(yīng)和處理過程8086CPU執(zhí)行完一條指令后對(duì)中斷進(jìn)行判斷響應(yīng)

中斷時(shí)，首先保護(hù)標(biāo)志寄存器內(nèi)容和斷點(diǎn)執(zhí)行中斷處理程序前，判斷是否

有NMI請(qǐng)求，如有則處理該請(qǐng)求

8086微處理器的引腳MN/MX接+5V,則執(zhí)行OUTDX,AX指令時(shí)，其引腳M/I0和WR的

狀態(tài)是0和0P37

8086有兩種工作模式，最大工作模式的特點(diǎn)是需要總線控制器

8086CPU在進(jìn)行讀內(nèi)存操作時(shí)，控制信號(hào)M/I0和DT/R的狀態(tài)是1和0

若8086CPU工作在最小工作模式，進(jìn)行I/O讀操作時(shí)，M/I0和RD信號(hào)的狀態(tài)

為D）M/I0為低，RD為低

8086CPU工作在最小模式下，當(dāng)其它總線控制部件控制系統(tǒng)總線期間，CPU引腳

信號(hào)HOLD和HLDA的狀態(tài)是D）1和1

8086系統(tǒng)的DMA方式下，數(shù)據(jù)傳送過程中CPU與總線的關(guān)系是C）成高阻狀態(tài)

X86指令系統(tǒng)中，執(zhí)行字符串指令時(shí)，提供目標(biāo)串邏輯地址的寄存器是ES和DI

8086CPU工作在最小工作模式下，則構(gòu)成計(jì)算機(jī)系統(tǒng)的基本部件有8284時(shí)鐘發(fā)

生器8282地址鎖存器8286數(shù)據(jù)驅(qū)動(dòng)器

8086CPU構(gòu)成的微機(jī)系統(tǒng)中，CPU與存儲(chǔ)器連接的特點(diǎn)是系統(tǒng)總線的數(shù)據(jù)總線

寬度為8位D）存儲(chǔ)體分為奇/偶兩個(gè)存儲(chǔ)體E）系統(tǒng)總線的地址總線寬度為20

位

8086對(duì)字的存取有時(shí)需要兩個(gè)總線周期來完成

屬于8086CPU的BIU部件是段地址寄存器地址加法器指令流隊(duì)列

8086CPU中，控制信號(hào)DEN的作用是CPU發(fā)出的數(shù)據(jù)傳輸有效控制信號(hào)

當(dāng)8086CPU采樣到READY=0時(shí)，CPU將插入等待周期

8086CPU構(gòu)成的微機(jī)系統(tǒng)使用寄存器間址方式訪問I/O端口時(shí)，DX中存放的是I/O

端口地址

8086微處理器中，標(biāo)志寄存器中的0F位為1時(shí)，表示有符號(hào)的字運(yùn)算結(jié)果超出

-32768?32767的范圍

Pentium微處理器的引腳收到SMI請(qǐng)求信號(hào)，進(jìn)入系統(tǒng)管理模式P49

Pentium微處理器中，若不允許虛擬8086模式下的中斷，則標(biāo)志寄存器的標(biāo)志位

設(shè)置正確的是VIP=1P47

Pentium處理器中，由CALL指令，中斷或異常引起子程序被調(diào)用時(shí)，標(biāo)志寄存器

的嵌套標(biāo)志位的值是NT=1

Pentium微處理器配備了5個(gè)控制寄存器，其中未定義的控制寄存器是CR1

Pentium微處理器的5個(gè)控制寄存器中，負(fù)責(zé)控制處理器工作模式的寄存器是CRO

Pentium微處理器中，程序員不能直接讀寫的32位寄存器是TR

Pentium微處理器的數(shù)據(jù)總線寬度是64位

Pentium微處理器的結(jié)構(gòu)被稱為超標(biāo)量結(jié)構(gòu)的原因是Pentium微處理器內(nèi)部含有

多條指令流水線和多個(gè)執(zhí)行部件

Pentium微處理器的特點(diǎn)是內(nèi)部集成了增強(qiáng)型浮點(diǎn)處理部件FPU設(shè)置了互相獨(dú)

立的片內(nèi)代碼cache和數(shù)據(jù)cache.采用分段和分頁兩級(jí)存儲(chǔ)管理機(jī)制，并且

允許頁面大小可調(diào)采用了U、V二條流水線

Pentium微處理器可訪問的物理存儲(chǔ)器的范圍A)4GB

Pentium微處理器的分頁存儲(chǔ)管理系統(tǒng)能夠把頁的大小定義成4MB

Pentium的虛擬存儲(chǔ)機(jī)制下A)虛擬存儲(chǔ)器對(duì)應(yīng)的地址也叫邏輯地B)虛擬存儲(chǔ)

器比主存儲(chǔ)器容量大

Pentium微處理器中，若當(dāng)前工作在虛擬8086方式下，則標(biāo)志寄存器的標(biāo)志位

設(shè)置正確的是B)VM=0

Pentium存儲(chǔ)管理由分段部件和分頁部件協(xié)同完成分段部件將邏輯地址轉(zhuǎn)

換為線性地址分頁部件將線性地址轉(zhuǎn)換為物理地址段描述符為處理器提

供段的訪問控制及狀態(tài)信息采用描述表結(jié)構(gòu)進(jìn)行管理

Pentium系統(tǒng)段描述符每個(gè)任務(wù)可定義很多段，每段對(duì)應(yīng)一個(gè)段描述符、位

置、狀態(tài)信息和控制信息

Pentium采用描述符表的優(yōu)點(diǎn)是可大大擴(kuò)展存儲(chǔ)空間可實(shí)現(xiàn)虛擬存儲(chǔ)

可實(shí)現(xiàn)多任務(wù)隔離

Pentium微處理器工作在保護(hù)模式下，采取分段管理時(shí)，用來區(qū)分是系統(tǒng)段描述

符還是非系統(tǒng)段描述符的字段是程序段描述符中的S字段P46

Pentium微處理器工作在保護(hù)模式下，每個(gè)段寄存器都有64位不可見部分，其中

裝載的是段描述符

當(dāng)Pentium微處理器工作在保護(hù)模式下時(shí)支持多任務(wù)操作

Pentium系統(tǒng)在保護(hù)模式下，每一個(gè)程序都擁有它自己的存儲(chǔ)空間以及段描述符

Pentium微處理器在保護(hù)模式下，段寄存器內(nèi)存放的是段選擇符

Pentium微處理器工作在保護(hù)模式下，采用門描述符的作用是控制訪問的目標(biāo)代

碼段的入口點(diǎn)

Pentium微處理器工作在保護(hù)模式下使用門描述符控制訪問目標(biāo)代碼的入口，是

門描述符的是調(diào)用門描述符任務(wù)門描述符中斷門描述符陷阱門描述符

Pentium微處理器工作在保護(hù)模式下，分頁管理機(jī)制中的頁目錄項(xiàng)的包含下一級(jí)

頁表的基址和有關(guān)頁表信息

Pentium微處理器工作在保護(hù)模式下時(shí)，組成虛擬地址的是16位段選擇符和32

位偏移量

Pentium保護(hù)模式下的分頁管理機(jī)制中的物理地址是由10位頁目錄索引和10位

頁表索引與12位頁內(nèi)偏移量組成

8位機(jī)器數(shù)80H作為補(bǔ)碼表示時(shí)，對(duì)應(yīng)的十進(jìn)制真值是T2810000000減一

得反碼01111111反碼取反為10000000,原碼為10000000-128

已知［X］補(bǔ)，求［1/4X］補(bǔ)的方法是［X］補(bǔ)算術(shù)右移2位

浮點(diǎn)數(shù)規(guī)格化A）高浮點(diǎn)數(shù)的精度C）浮點(diǎn)數(shù)的尾數(shù)左移實(shí)現(xiàn)的規(guī)格化叫左規(guī)D）

浮點(diǎn)數(shù)的尾數(shù)右移實(shí)現(xiàn)的規(guī)格化叫右規(guī)

若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是數(shù)符與尾數(shù)小

數(shù)點(diǎn)后第一位數(shù)字相異

機(jī)器數(shù)，符號(hào)位也數(shù)值化了的數(shù)叫機(jī)器數(shù)原碼格式表示的數(shù)是機(jī)器數(shù)補(bǔ)碼

格式表示的數(shù)是機(jī)器數(shù)

CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫操作所需的時(shí)間稱為一個(gè)存儲(chǔ)周期

一個(gè)完整的指令周期應(yīng)包括取指周期和執(zhí)行周期

閃速存儲(chǔ)器(FlashMemory)主要特點(diǎn)是既可在不加電的情況下長期保存信息，

又能在線進(jìn)行快速擦除與重寫

虛擬存儲(chǔ)器虛擬存儲(chǔ)器將主存和輔存地址空間統(tǒng)一編址虛擬存儲(chǔ)器的大小

受輔助存儲(chǔ)器容量的限制使主存的空間得到了擴(kuò)充

存儲(chǔ)器與CPU之間連接時(shí)，應(yīng)考慮的是合理分配內(nèi)存地址空間存儲(chǔ)芯片片選

線的連接CPU內(nèi)部總線的寬度

DRAM芯片通常采用電容保存信息，常用刷新方式有集中式刷新分布式刷新

異步式刷新)DRAM是一種隨機(jī)存儲(chǔ)器DRAM是一種易失性存儲(chǔ)器，斷電則丟失存

儲(chǔ)信息DRAM需要刷新操作，不定時(shí)刷新，數(shù)據(jù)會(huì)丟失DRAM是一種半導(dǎo)體存儲(chǔ)

器

存儲(chǔ)器映象編址，也稱為統(tǒng)一編址，其特點(diǎn)是無專用的I/O指令

Cache中存放的是主存儲(chǔ)器中一部分信息的映像

硬磁盤存儲(chǔ)器的主要性能指標(biāo)有

溫切斯特磁盤主要特點(diǎn)是采用密封組合方式，將磁頭、盤片、驅(qū)動(dòng)部件以及讀/

寫電路等組裝成一個(gè)不能隨意拆卸的整體

8086CPU構(gòu)成的微機(jī)系統(tǒng)中，中斷源來自兩個(gè)方面，即外部中斷和內(nèi)部中斷

硬件中斷和軟件中斷的區(qū)別是中斷的引發(fā)方式不同獲取中斷類型碼的方式不

同

根據(jù)中斷類型碼轉(zhuǎn)向中斷服務(wù)程序的方式不同E)中斷響應(yīng)的條件不同

8086CPU在響應(yīng)INTR中斷時(shí)中斷類型碼由I/O提供

在8086CPU的下列4種中斷中，需要由硬件提供中斷類型碼的是INTR

8086CPU執(zhí)行IRET指令，從堆棧當(dāng)前棧頂彈出的字節(jié)數(shù)為6個(gè)字節(jié)

為使8086CPU能響應(yīng)NMI的中斷請(qǐng)求不可屏蔽中斷標(biāo)志寄存器的IF置"置0均可

根據(jù)中斷類型碼轉(zhuǎn)向中斷服務(wù)程序的方式不同中斷響應(yīng)的條件不同

8259A在特殊全嵌套方式下能夠響應(yīng)同級(jí)和更高級(jí)的中斷請(qǐng)求

8259A芯片可設(shè)置成脈沖邊沿觸發(fā)方式電平觸發(fā)方式全嵌套方式（非）

自動(dòng)中斷結(jié)束方式特殊屏蔽方式一般屏蔽方式

8259A可編程中斷控制器的中斷服務(wù)寄存器ISR用于標(biāo)識(shí)正在處理中的中斷

8259A芯片工作流程8259A的操作命令字可根據(jù)需要使用，不必按照順序使用

級(jí)聯(lián)的情況下,主片和從片必須分別進(jìn)行初始化根據(jù)情況，0CW2能夠不用初始

化

8259A工作在8086模式時(shí)，初始化命令字ICW2用來設(shè)置中斷類型碼的高5位

若芯片8259A的IR3接一個(gè)外部中斷請(qǐng)求，8259A的ICW2設(shè)為83H,則該片8259A所

提供的中斷類型碼范圍是80H?87H

8259A可編程中斷控制器能夠用ICW4設(shè)置的工作方式是特殊全嵌套方式

8259A在初始化時(shí)只進(jìn)行ICW1和ICW2的設(shè)置，則該8259A工作在單片8259A,沒有

級(jí)聯(lián)中斷請(qǐng)求優(yōu)先級(jí)固定按IR0-IR7排列非緩沖方式一般中斷結(jié)束方式

8259A芯片工作流程A）8259A的操作命令字可根據(jù)需要使用，不必按照順序使

用O級(jí)聯(lián)的情況下，主片和從片必須分別進(jìn)行初始化E）根據(jù)情況，0CW2能

夠不用初始化

下列關(guān)于SRAM的敘述，正確的是下列關(guān)于SRAM的敘述，正確的是ABDE

A.SRAM是一種隨機(jī)存儲(chǔ)器

B.SRAM是一種易失性存儲(chǔ)器，斷電則丟失存儲(chǔ)信息

C.SRAM需要刷新操作，不定時(shí)刷新，數(shù)據(jù)會(huì)丟失

D.SRAM速度快，通常用來制作高速緩存

E.SRAM芯片與CPU連接時(shí)要注意時(shí)序匹配

下列關(guān)于DRAM的敘述，正確的是ABCD

A.DRAM是一種隨機(jī)存儲(chǔ)器

B.DRAM是一種易失性存儲(chǔ)器，斷電則丟失存儲(chǔ)信息

C.DRAM需要刷新操作，不定時(shí)刷新，數(shù)據(jù)會(huì)丟失

D.DRAM是一種半導(dǎo)體存儲(chǔ)器

E.DRAM芯片與CPU連接時(shí)要注意時(shí)序匹配

存儲(chǔ)器與CPU之間的連接時(shí)，下列各項(xiàng)中應(yīng)考慮的是CDE

A.數(shù)據(jù)線的連接

B.CPU的時(shí)序應(yīng)與存儲(chǔ)器的存取速度相互配合

C.合理分配內(nèi)存地址空間

D.存儲(chǔ)芯片片選線的連接

E.CPU內(nèi)部總線的寬度

內(nèi)存需求量大，通常選用DRAM

高速緩存要求速度快，通常選用SRAM

EPROM可擦除可編程的只讀存儲(chǔ)器。

斷電不會(huì)丟失的是Cache

隨機(jī)存儲(chǔ)器的敘述中，正確的是A）靜態(tài)隨機(jī)存儲(chǔ)器依靠觸發(fā)器原理存儲(chǔ)信息C）

動(dòng)態(tài)隨機(jī)存儲(chǔ)器依靠電容存儲(chǔ)信息，需要定時(shí)刷新D）動(dòng)態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)

容斷電丟失

指令流水線中的加速比是指采用流水線后的工作速度與等效的順序串行方式的

工作速度之比

DMA傳送方式的特點(diǎn)適用于高速I/O設(shè)備操作硬件電路比較復(fù)雜，通常用DMA控

制器進(jìn)行管理數(shù)據(jù)傳輸過程不用CPU參與DMA控制器使用前必須要用CPU進(jìn)

行初始化

8086系統(tǒng)的DMA方式下，數(shù)據(jù)傳送過程中CPU與總線的關(guān)系是成高阻狀態(tài)

當(dāng)DMA控制器向8086CPU請(qǐng)求使用總線后CPU總線周期執(zhí)行結(jié)束后響應(yīng)

DMA方式進(jìn)行直接的數(shù)據(jù)傳送發(fā)生在主存和外設(shè)之間

在數(shù)據(jù)傳輸率相同的情況下，同步傳輸?shù)淖址麄魉退俣雀哂诋惒絺鬏數(shù)淖址麄?/p>

送速度，其原因是同步傳輸中所附加的冗余信息量少

異步串行通信傳送雙方只要波特率相等即可

CPU向I/O接口傳送的控制信息是通過數(shù)據(jù)總線傳送的

8251A可工作在全雙工方式可設(shè)置字符的位數(shù)具有奇偶校驗(yàn)功能

8251A工作在同步模式時(shí)，波特率因子為1

可編程串行通信接口8251A工作在同步傳送模式時(shí)，同步字符能夠設(shè)為1個(gè)2個(gè)

將8251A設(shè)置為使用一位停止位、16分頻、字符長度為8位、奇校驗(yàn)和異步操作,

則應(yīng)向其模式控制寄存器寫入5EH

可編程并行通信接口8255A的端口C能夠設(shè)置成方式0

8255A的端口A工作于方式2,端口B工作于方式0時(shí)，其端口C部分作聯(lián)絡(luò)線

8255A的A口工作在方式1輸入時(shí)，其中斷允許控制位INTE的開/關(guān)是通過PC”置位/

復(fù)位完成P164

8255A的A口工作于方式2時(shí)，B口不能工作于方式2

假設(shè)8255A的基地址是80H,貝！）C端口置位復(fù)位控制字的地址是86H

8255A的A端口設(shè)置為方式2端口C的5位用于輔助端口A進(jìn)行數(shù)據(jù)傳輸工作

端口B能夠被設(shè)置為方式1或方式0

8255A的端口B工作在方式1時(shí)，其握手聯(lián)絡(luò)信號(hào)將使用C端口中的第3位

芯片8255A的端口B工作在方式1輸入時(shí)，端口C中被用作端口B的應(yīng)答信號(hào)的是

PCo>PCi-.PC2

芯片8255A的端口B工作在方式1輸入時(shí)，為了能利用INTRB信號(hào)向外發(fā)中斷信號(hào)，

下列正確的置位/

8255A初始化后，能實(shí)現(xiàn)雙向傳送功能的工作方式是方式2

如果芯片8255A的四個(gè)端口地址分別為80H、82H、84H和86H,其控制字端口地址

是86H

芯片8255A的端口A工作在方式1輸入時(shí)，端口C中被用作端口A的應(yīng)答信號(hào)的是

PC3、PC&、PC5

芯片8255A的端口A工作在方式1輸出時(shí)，端口C中被用作端口A的應(yīng)答信號(hào)的是

PC3、PCe、PC710套

芯片8255A的端口A工作在方式1輸入時(shí)，為了能利用INTR信號(hào)向外發(fā)中斷信號(hào)，

下列正確的置位/復(fù)位控制字是09H

芯片8255A的端口A工作在方式2,端口B工作在方式0時(shí)，端口C中可單獨(dú)作為輸

入/輸出的是PC。、PC、PC2

芯片8255A的端口A工作在方式1輸出時(shí)，為了能利用INTR信號(hào)向外發(fā)中斷信號(hào),

下列正確的置位/復(fù)位控制字是ODH

如果8255A的引腳A1,AO分別和CPU的A2,A1相連，8255A可能的端口地址是

80H,82H,84H,86H60H,62H,64H,66H

關(guān)于8255A工作方式能實(shí)現(xiàn)雙向傳送功能的工作方式是方式2C端口能夠輔

助控制A,B端口進(jìn)行數(shù)據(jù)傳送工作C端口只能工作在方式0

如果芯片8253的計(jì)數(shù)器1時(shí)鐘頻率為200KHz,工作在模式2,為使計(jì)數(shù)器0每10ms

能向外發(fā)一中斷信號(hào)，下列正確的計(jì)數(shù)初值是

定時(shí)/計(jì)數(shù)器8253可輸出方波的工作模式是模式3

如果8253芯片的計(jì)數(shù)器0采用二進(jìn)制計(jì)數(shù)，計(jì)數(shù)初值為100,工作在方式2,則控

制字應(yīng)為14H

8253可編程定時(shí)/計(jì)數(shù)器工作在模式。時(shí)，控制信號(hào)GATE變?yōu)榈碗娖胶螅瑢?duì)計(jì)數(shù)

器的影響是暫時(shí)停止現(xiàn)行計(jì)數(shù)工作

串行同步傳送時(shí)，位于每一幀數(shù)據(jù)前面的信息是同步字符

關(guān)于8253編程為二進(jìn)制最大計(jì)數(shù)值的敘述，正確的是計(jì)數(shù)值應(yīng)設(shè)為0

關(guān)于可編程定時(shí)/計(jì)時(shí)器8253啟動(dòng)計(jì)數(shù)方式有軟件和硬件方式

評(píng)價(jià)總線性能的指標(biāo)是總線寬度總線帶寬總線控制方式

USB屬于外部總線.USB的每個(gè)接口都能夠輸出5V電