數(shù)字通信原理課程設(shè)計(jì)-基于FPGA的HDB3的編譯碼系統(tǒng)設(shè)計(jì)

《數(shù)字通信原理》課程設(shè)計(jì)說(shuō)明書(shū)基于FPGA的HDB3的編譯碼系統(tǒng)設(shè)計(jì)學(xué)院：學(xué)生姓名：指導(dǎo)教師：專業(yè)：班級(jí)：學(xué)號(hào)：完成時(shí)間：摘要一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃?，因而要?duì)其進(jìn)行編碼以便傳輸。FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)作為一種新興的可編程邏輯器件，具有高集成度、成本低、可靠性高、開(kāi)發(fā)周期短、可重復(fù)編程等特點(diǎn)，能將編解碼電路集成在一片芯片上。HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡(jiǎn)單，無(wú)直流，低頻成份少，可打破長(zhǎng)連0和提取同步方便等優(yōu)點(diǎn)。基于上述情況，本文提出了基于FPGA的HDB3編譯碼設(shè)計(jì)方案。本文先對(duì)HDB3碼、VHDL語(yǔ)言、FPGA器件和EDA技術(shù)進(jìn)行簡(jiǎn)述。然后介紹HDB3碼的編譯碼原理以及其特點(diǎn)。最后，對(duì)HDB3碼的編譯原理進(jìn)行重點(diǎn)分析，并且以VHDL語(yǔ)言為主，分別對(duì)編碼器部分和譯碼器部分的具體實(shí)現(xiàn)方法進(jìn)行說(shuō)明，給出具體設(shè)計(jì)的思考方案和程序流程圖，并對(duì)設(shè)計(jì)方案進(jìn)行軟件仿真，同時(shí)給出仿真結(jié)果并對(duì)其進(jìn)行分析，證明設(shè)計(jì)方案的正確性。關(guān)鍵詞：HDB3碼；FPGA；EDA；VHDL；編譯碼目錄1緒論 11.1引言 11.2EDA技術(shù) 11.3FPGA芯片 21.4VHDL硬件描述語(yǔ)言 22HDB3碼的介紹和編譯碼規(guī)則 32.1選擇HDB3碼的理由 32.2HDB3碼的介紹 32.2.1單極性不歸零碼(NRZ-L) 32.2.2雙極性不歸零碼(Bi-NRZ) 32.2.3交替?zhèn)魈?hào)極性碼(AMI) 32.2.4三階高密度雙極性碼(HDB3) 42.3HDB3的編譯碼規(guī)則 42.3.1單極性不歸零碼(NRZ-L)的編碼規(guī)則 42.3.2AMI碼的編碼規(guī)則 42.3.3HDB3碼的編譯碼規(guī)則 53HDB3編碼器的FPGA實(shí)現(xiàn) 63.1HDB3編碼的設(shè)計(jì)思路 63.2HDB3編碼的VHDL語(yǔ)言設(shè)計(jì) 63.3HDB3編碼的VHDL程序 73.4HDB3編碼的仿真波形 74HDB3譯碼器的FPGA實(shí)現(xiàn) 94.1HDB3碼譯碼的設(shè)計(jì)思路 94.2HDB3譯碼的VHDL語(yǔ)言設(shè)計(jì) 94.3HDB3譯碼的VHDL程序 94.4HDB3譯碼的仿真波形 94.5HDB3編譯碼器測(cè)試 104.5.1HDB3編碼器和譯碼器在頂層文件連接 104.5.2HDB3編譯碼器的仿真波形 11結(jié)束語(yǔ) 12參考文獻(xiàn) 13致謝 14附錄 15附錄一HDB3編碼程序 15附錄二HDB3譯碼程序 181緒論1.1引言信號(hào)在信道的傳輸過(guò)程中，如何才能保證信號(hào)失真最小且可靠的傳輸是研究人員一致的目標(biāo)。一個(gè)完整的通訊系統(tǒng)，當(dāng)信號(hào)經(jīng)過(guò)一定距離的傳送后，總要受到干擾、移相和衰減，因而必須要對(duì)數(shù)字信號(hào)進(jìn)行再生。從信源輸出的信號(hào)一般是0、l兩種狀態(tài)的單極性NRZ碼，在進(jìn)行數(shù)字信號(hào)傳輸時(shí)，必須考慮到傳輸信道的特點(diǎn)，將信息比特變換為適合于信道傳輸?shù)臄?shù)字信號(hào)，即進(jìn)行線路編碼。由模擬信源轉(zhuǎn)換而來(lái)的PCM信號(hào)，或離散信源產(chǎn)生的符號(hào)序列，以及數(shù)字源發(fā)出的代碼，從廣義角度，我們均稱其為PCM編碼．在PCM的基帶傳輸系統(tǒng)中，存在著平衡電路和不平衡電路的變換，及遠(yuǎn)端的供電電路，這些電路中都存在著變壓器，因而含有豐富的直流和低頻的基帶信號(hào)，這些信號(hào)就不適宜在信道中傳輸，否則會(huì)造成正常信號(hào)的嚴(yán)重畸變。為了使得終端機(jī)編碼輸出的由0和l組成的單極性數(shù)碼流適應(yīng)于傳輸信道的特性，還必須經(jīng)過(guò)碼型變換，即對(duì)信號(hào)進(jìn)行編碼。選擇碼型時(shí)一般應(yīng)該考慮幾方面的因素，比如從線路碼流中容易提取時(shí)鐘，線路碼型中不宜含有直流分量，高、低頻成分應(yīng)盡量減少，設(shè)備應(yīng)簡(jiǎn)單，易于實(shí)現(xiàn)碼型變換和碼型反變換的調(diào)試等?；诖耍藗冇衷诳紤]能不能有一種更好的方法來(lái)彌補(bǔ)這一不足之處。FPGA具有編程靈活的特點(diǎn)，能夠在不大改動(dòng)系統(tǒng)平臺(tái)的情況下具有改變系統(tǒng)特性和行為的靈活性，因而能完成對(duì)實(shí)時(shí)信號(hào)的處理；同時(shí)FPGA作為一種新興的高密度可編程邏輯器件，可以將編碼與解碼電路集成在一片F(xiàn)PGA芯片上，它的體積小，其結(jié)果大大提高了系統(tǒng)的集成度。HDB3碼的具有其譯碼規(guī)則簡(jiǎn)單，便于時(shí)鐘的提取，無(wú)直流分量，實(shí)現(xiàn)的電路也遠(yuǎn)比采用曼徹斯特編碼方式簡(jiǎn)單等優(yōu)點(diǎn)。本文主要就是要研究如何在一片F(xiàn)PGA芯片上實(shí)現(xiàn)HDB3編譯碼的設(shè)計(jì)。1.2EDA技術(shù)EDA(ElectronicDesignAutomation)即電子設(shè)計(jì)自動(dòng)化，它是指利用計(jì)算機(jī)來(lái)完成電子系統(tǒng)的設(shè)計(jì)。EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過(guò)程，有系統(tǒng)級(jí)、電路級(jí)和物理級(jí)三個(gè)層次的設(shè)計(jì)。其涉及的電子系統(tǒng)是指從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從通用集成電路到專用集成電路構(gòu)造的電子系統(tǒng)，因此，EDA技術(shù)研究的范疇相當(dāng)廣泛。從專用集成電路(ASIC)開(kāi)發(fā)與應(yīng)用角度看，EDA軟件系統(tǒng)應(yīng)當(dāng)包含以下子模塊：設(shè)計(jì)輸入子模塊、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊、分析驗(yàn)證子模塊、綜合仿真子模塊、布局布線子模塊等。在現(xiàn)代電子設(shè)計(jì)技術(shù)領(lǐng)域種，EDA技術(shù)已成為主要的設(shè)計(jì)手段。EDA技術(shù)可把數(shù)字通信技術(shù)，微電子技術(shù)和現(xiàn)在電子設(shè)計(jì)自動(dòng)技術(shù)結(jié)合起來(lái)，實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化，加速了數(shù)字通信系統(tǒng)設(shè)計(jì)的效率，降低了設(shè)計(jì)成本。1.3FPGA芯片典型的FPGA它通常包含三類編程資源：可編程邏輯功能塊CLB（ConfigurableLogicBlocks），可編程I/O模塊IOB（Input/OutputBlock）和可編程內(nèi)部互連PI（ProgrammableInterconnect）。CLB是實(shí)現(xiàn)邏輯設(shè)計(jì)的基本單元，它們排列為陣列，散布于整個(gè)芯片。CLB的功能很強(qiáng)，不僅實(shí)現(xiàn)了邏輯函數(shù)，還可配置為RAM等復(fù)雜形式。IOB作為芯片上邏輯與外部封裝引腳的接口，通常圍繞著陣列芯片的周圍。PI包括各種長(zhǎng)度的連線和一些可編程連接開(kāi)關(guān)，通過(guò)它們把各個(gè)CLB、IOB按設(shè)計(jì)要求連接起來(lái)，構(gòu)成特定功能的電路。FPGA器件的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，工作時(shí)，配置數(shù)據(jù)存放于片內(nèi)的SRAM或熔絲上。使用SRAM的FPGA器件，工作前需從芯片外部加載配置數(shù)據(jù)。配置數(shù)據(jù)可存儲(chǔ)于片外的EPROM或其他存儲(chǔ)體上。用戶可控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件邏輯功能，即現(xiàn)場(chǎng)可編程。1.4VHDL硬件描述語(yǔ)言VHDL是一種超高速集成電路硬件描述語(yǔ)言,它提供了一個(gè)標(biāo)準(zhǔn)的,從邏輯門(mén)級(jí)到數(shù)字系統(tǒng)級(jí)的各抽象級(jí)描述硬件的標(biāo)準(zhǔn)文本,提供了精確的語(yǔ)法和語(yǔ)義,為集成電路及系統(tǒng)設(shè)計(jì)提供了形式化、層次化和規(guī)范化的描述,不僅能有效地用于CAD進(jìn)行模擬,而且可作為一種精確的自然語(yǔ)言用于設(shè)計(jì)者之間的設(shè)計(jì)交流,它允許設(shè)計(jì)者在語(yǔ)言的基本作用范疇之外表示信息,盡管最初的工具在某些級(jí)(例如開(kāi)關(guān)級(jí))不能提供模擬。由于沒(méi)有限制設(shè)計(jì)者必須擁有特殊的硬件技術(shù)或設(shè)計(jì)方法,該語(yǔ)言在工業(yè)上有著廣泛的用途,它被喻為硬件描述語(yǔ)言中的"FORTRAN",其性能是其它硬件描述語(yǔ)言無(wú)法媲美的。由此，VHSIC的硬件描述語(yǔ)言（VHSICHDL）即VHDL便誕生了，并很快被美國(guó)電氣和電子工程師協(xié)會(huì)所承認(rèn)。VHDL語(yǔ)言描述電路的行為，具有很強(qiáng)的電路功能描述能力，適用于大規(guī)模電子系統(tǒng)的設(shè)計(jì)。2HDB3碼的介紹和編譯碼規(guī)則2.1選擇HDB3碼的理由發(fā)送信號(hào)設(shè)計(jì)中一個(gè)主要的問(wèn)題是確定信號(hào)的線路編碼類型，考慮對(duì)直流或低頻受限信道，線路編碼應(yīng)不含直流分量；碼型變換要保證透明傳輸，唯一可譯，同時(shí)可使兩端用戶方便發(fā)送并正確接收原編碼序列，而無(wú)覺(jué)察中間環(huán)節(jié)的形式轉(zhuǎn)換，即碼型選擇僅是傳輸?shù)闹虚g過(guò)程；便于從接收碼流中提取定時(shí)信號(hào)；所選碼型以及形成波形，應(yīng)有較大能量，以提高自身抗噪聲及干擾的能力；碼型具有一定檢錯(cuò)能力，能減少誤碼擴(kuò)散。所以選擇HDB3碼。2.2HDB3碼的介紹HDB3碼是由基帶信號(hào)NRZ碼對(duì)應(yīng)的傳輸碼AMI碼改進(jìn)而來(lái)。為了解HDB3碼的編碼規(guī)則，我們需要先了解基帶信號(hào)NRZ碼和傳輸碼AMI碼。2.2.1單極性不歸零碼(NRZ-L)單極性不歸零碼(UnipolarNonreturn-to-zero)的0、l碼與基帶信號(hào)的0電位及正電位對(duì)應(yīng)，脈沖無(wú)間隔，只適于短距離傳輸。缺點(diǎn)：含有直流(DC)分量；接收判決門(mén)限為接收電平的一半，門(mén)限不穩(wěn)，判決易錯(cuò)；不便直接從接收碼序列中提取同步信號(hào)；傳輸時(shí)信道一端需接地(不平衡傳輸)。2.2.2雙極性不歸零碼(Bi-NRZ)雙極性碼的0、l碼與基帶信號(hào)的負(fù)、正電位對(duì)應(yīng)。與單極性相比，雙極性不歸零碼(Bipolar-NRZ)優(yōu)點(diǎn)為：從統(tǒng)計(jì)平均看，l、0各半，不含直流分量；兩種碼元極性相反，接收判決電平為0，穩(wěn)定性高；可在電纜等線路不接地傳送(平衡傳輸)。因此，Bi-NRZ碼比較常用，更適合于速度不高的比特流傳輸，將單極性轉(zhuǎn)換為雙極性也較簡(jiǎn)單。缺點(diǎn)：不易從中直接提取同步信息；I、0不等概率時(shí)仍有直流分量。2.2.3交替?zhèn)魈?hào)極性碼(AMI)AMI碼(AlternativeMarkInversedEncoding)又稱雙極性方式碼(BipolarEncoding)、平衡對(duì)稱碼或傳號(hào)交替反轉(zhuǎn)碼，它屬于單極性碼的變型，當(dāng)遇0碼時(shí)為0電平，當(dāng)遇l碼時(shí)則交替轉(zhuǎn)換極性，這樣成為確保正負(fù)極性個(gè)數(shù)相等的"偽三進(jìn)制"碼。優(yōu)點(diǎn)：確保無(wú)直流，零頻附近的低頻分量小，便于變量器耦合匹配；有一定檢錯(cuò)能力，當(dāng)發(fā)生1位誤碼時(shí)，可按AMI規(guī)則發(fā)現(xiàn)錯(cuò)誤，以ARQ糾錯(cuò)；接收后只要全波整流，則變?yōu)閱螛O性碼，如果它是AMI--RZ型，可直接提取同步。缺點(diǎn)：碼流中當(dāng)連0過(guò)多時(shí)，同步不易提取。2.2.4三階高密度雙極性碼(HDB3)這種碼型屬于偽三進(jìn)制碼。HDB3中"3階"的含義是限制連"0"個(gè)數(shù)不超過(guò)3位．為減少連"0"數(shù)，有的做法采取"擾碼"，按一定規(guī)則將多個(gè)連"0"分散，盡量使碼序列隨機(jī)化。有效的辦法是采用HDBn(n=l，2，3)，一般多使用n=3。優(yōu)點(diǎn)：譯碼規(guī)則簡(jiǎn)單、無(wú)直流、低頻成份少、頻帶較窄、可打破長(zhǎng)連0，提取同步方便、不受信源統(tǒng)計(jì)特性的影響。2.3HDB3的編譯碼規(guī)則該設(shè)計(jì)的基帶信號(hào)碼型為單極性不歸零碼(NRZ-L)，傳輸碼型為交替?zhèn)魈?hào)極性碼(AMI)改進(jìn)的三階高密度雙極性碼(HDB3)，所以介紹HDB3的編譯碼原理前先介紹單極性不歸零碼(NRZ-L)和傳交替?zhèn)魈?hào)極性碼(AMI)的編譯碼規(guī)則。2.3.1單極性不歸零碼(NRZ-L)的編碼規(guī)則單極性NRZ碼在表示一個(gè)碼元時(shí)，二進(jìn)制符號(hào)"1"和"0"分別對(duì)應(yīng)基帶信號(hào)的正電平和零電平，在整個(gè)碼元持續(xù)時(shí)間，電平保持不變。如圖1所示。圖1單極性NRZ-L碼2.3.2AMI碼的編碼規(guī)則AMI碼又稱為平衡對(duì)稱碼。這種碼的編碼規(guī)則是：把碼元序列中的―1碼變?yōu)闃O性交替變化的傳輸碼1、-1、1、-1、...，而碼元序列中的0碼保持不變。如圖2所示。圖2AMI碼由AMI碼的編碼規(guī)則可以看出，由于1和-1各占一半，因此，這種碼中無(wú)直流分量，且其低頻和高頻分量也較少，信號(hào)的能量主要集中在2Tf處，其中Tf為碼元速率。此外，AMI碼編碼過(guò)程中，將一個(gè)二進(jìn)制符號(hào)變成了一個(gè)三進(jìn)制符號(hào)，即這種碼脈沖有三種電平，因此我們把這種碼稱為偽三電平碼，也稱為1B/1T碼型。AMI碼除了上述特點(diǎn)外，還有編譯碼電路簡(jiǎn)單及便于觀察誤碼情況等優(yōu)點(diǎn)。但是AMI碼有一個(gè)重要的缺陷，就是當(dāng)碼元序列中出現(xiàn)長(zhǎng)連0時(shí)，會(huì)造成提取定時(shí)信號(hào)的困難，因而實(shí)際系統(tǒng)中常采用AMI碼的改進(jìn)型HDB3碼。2.3.3HDB3碼的編譯碼規(guī)則HDB3是三階高密度雙極性碼，它是為了克服傳輸波形中出現(xiàn)長(zhǎng)連0碼情況而設(shè)計(jì)的AMI碼的改進(jìn)型。HDB3碼的編碼規(guī)則是：1、把碼元序列進(jìn)行AMI編碼，然后去檢查AMI碼中連0的個(gè)數(shù)，如果沒(méi)有四個(gè)以上（包括四個(gè)）連0串時(shí)，則這時(shí)的AMI碼就是HDB3碼。2、如果出現(xiàn)四個(gè)以上連0串時(shí)，則將每4個(gè)連0小段的第4個(gè)0變成與其前一個(gè)非0碼（1或-1）相同的碼。顯然，這個(gè)碼破壞了+―極性交替反轉(zhuǎn)的規(guī)則，因而稱其為破壞碼，用符號(hào)V表示。3、為了使附加V碼后的序列中仍不含直流分量，必須保證相鄰的V碼極性交替。這一點(diǎn)，當(dāng)相鄰的V碼之間有奇數(shù)個(gè)非0碼時(shí)，是能得到保證的；但當(dāng)相鄰的V碼之間有偶數(shù)個(gè)非0碼時(shí)，則得不到保證。這時(shí)再將該連0小段中的第1個(gè)0變成B或-B，B的極性與其前一個(gè)非0碼相反，并讓后面的非零碼從V碼后開(kāi)始再極性交替變化。NRZ碼：100001000011000011AMI碼：-10000+10000-1+10000-1+1HDB3碼：-1000-V+1000+V-1+1-B00V+1-1雖然HDB3碼的編碼規(guī)則比較復(fù)雜，但譯碼卻比較簡(jiǎn)單。從編碼過(guò)程中可以看出，每一個(gè)V碼總是與其前一個(gè)非0碼（包括B碼在內(nèi)）同極性，因此從收到的碼序列中可以很容易地找到破壞點(diǎn)V碼，于是可斷定V碼及其前3個(gè)碼都為0碼，再將所有的-1變?yōu)?后，便可恢復(fù)原始信息代碼。HDB3碼的特點(diǎn)是明顯的，它既保留AMI碼無(wú)直流分量，便于直接傳輸?shù)膬?yōu)點(diǎn)，又克服了長(zhǎng)連0串（連0的個(gè)數(shù)最多3個(gè)）的出現(xiàn)，HDB3碼的頻譜中既消除了直流和甚低頻分量，又消除了方波中的高頻分量，非常適合基帶傳輸系統(tǒng)的特性要求。因此，HDB3碼是目前實(shí)際系統(tǒng)中應(yīng)用最廣泛的碼型。3HDB3編碼器的FPGA實(shí)現(xiàn)3.1HDB3編碼的設(shè)計(jì)思路在數(shù)字基帶傳輸系統(tǒng)中，從信號(hào)源輸出的信號(hào)一般是用"0"和"1"兩種狀態(tài)表示的單極性NRZ碼。因此看來(lái)，HDB3編碼器的主要轉(zhuǎn)換對(duì)象就是NRZ碼。由HDB3碼的編碼規(guī)則可知，編碼器的主要工作就是按AMI碼對(duì)信號(hào)進(jìn)行編碼，判斷是否應(yīng)該加入破壞符V，V加入后是否應(yīng)該補(bǔ)B，由于需要檢查到四位連"0"才能進(jìn)行加V補(bǔ)B的操作，這樣用于存放數(shù)據(jù)的移位寄存器就不能少。這個(gè)設(shè)計(jì)的難點(diǎn)在于加V和補(bǔ)B的判決。HDB3編碼設(shè)計(jì)框圖如圖3所示。圖3HDB3編碼設(shè)計(jì)框圖設(shè)計(jì)思路如下：1、對(duì)輸入為1碼元交替翻轉(zhuǎn)編碼,即依次在H+和H-端口輸出1。2、對(duì)輸入為0碼元同時(shí)在H+和H-端口輸出0。3、當(dāng)連續(xù)輸入4個(gè)0碼元,且與上一個(gè)連續(xù)0碼元之間1碼元為奇數(shù)個(gè)時(shí),第四個(gè)0碼元改為1碼元,且與之前1碼元的最后一個(gè)1碼元同極性,即:在同端口輸出。4、當(dāng)連續(xù)輸入4個(gè)0碼元,且與上一個(gè)連續(xù)4個(gè)0碼元之間1碼元為偶數(shù)個(gè)時(shí),第一個(gè)0碼元改為1碼元，與之前1碼元的最后一個(gè)1碼元反極性,即:在不同端口輸出。由以上設(shè)計(jì)思路，一列NRZ碼經(jīng)編碼后應(yīng)該產(chǎn)生的H+、H-如下：NRZ碼：1000010000110000000011HDB3碼：-1000-V+1000+V-1+1-B00-V+B00+V-1+1H+：0000010001010000100101H-：-1000-100000-10-100-10000-103.2HDB3編碼的VHDL語(yǔ)言設(shè)計(jì)1、逐位處理輸入輸出數(shù)據(jù),即:每輸入一比特?cái)?shù)據(jù)就判斷處理,并在H+和H-端口同時(shí)輸出一位比特脈沖。2、為了能修改含本時(shí)鐘之前4個(gè)時(shí)鐘周期的輸出比特,建立一個(gè)4位移位寄存器保存輸入數(shù)據(jù)temp。3、輸出"1"時(shí)，確定下次1碼元輸出端口的確定，即極性是+或-；每輸入一個(gè)"1"，極性反轉(zhuǎn)一次，記錄信息county。4、檢測(cè)當(dāng)前是否為連續(xù)"0000"，記當(dāng)前零個(gè)數(shù)count0。5、記錄兩個(gè)連續(xù)"0000"之前連續(xù)1的個(gè)數(shù)記數(shù)count1，(即奇偶數(shù))。6、要記錄兩個(gè)連續(xù)"0000"之前連續(xù)1的個(gè)數(shù)，需要知道第一個(gè)"0000"已經(jīng)出現(xiàn)，建立第一個(gè)"0000"已經(jīng)出現(xiàn)的標(biāo)志位count2。7、更新"B00V""000V"時(shí)，更新信息count0，count1，county。3.3HDB3編碼的VHDL程序HDB3編碼的VHDL程序見(jiàn)附錄一。3.4HDB3編碼的仿真波形HDB3編碼的仿真波形圖如圖4所示。圖4HDB3編碼的仿真波形如圖4所示，clkin為占空比為50%的取樣時(shí)鐘；clkout為把輸入的clkin輸出，給下級(jí)的解碼做采樣時(shí)鐘；dataouthh為輸出的H+；dataouthl為輸出的H-。從datain按采樣時(shí)鐘下降沿讀出NRZ碼。如下所示：NRZ碼：010101110100000000011000010000NRZ碼共30位，前10位（"0101011101"）目的為了驗(yàn)證程序能否對(duì)輸入為1碼元交替翻轉(zhuǎn)編碼,依次在H+和H-端口輸出1；對(duì)輸入為0碼元同時(shí)在H+和H-端口輸出0。第11位到第14位（"0000"）是為了驗(yàn)證程序能否判斷第一個(gè)"0000"；從NRZ前10位可以讀出1的個(gè)數(shù)為（6偶數(shù)），如果程序不能判斷第一個(gè)"0000"，則產(chǎn)生的HDB3碼為"B00V"，而第一個(gè)"0000"正確產(chǎn)生的HDB3碼為"000V"。第15位到19位（"0000"）是為了能否判斷兩個(gè)連續(xù)"0000"之間"1"的個(gè)數(shù)為0（偶數(shù)）時(shí)，輸出的HDB3碼是否正確。第22位到25位（"0000"）是為了能否判斷兩個(gè)連續(xù)"0000"之間"1"的個(gè)數(shù)為2（偶數(shù)）時(shí)，輸出的HDB3碼是否正確。第26位到30位（"0000"）是為了能否判斷兩個(gè)連續(xù)"0000"之間"1"的個(gè)數(shù)為1（奇數(shù)）時(shí)，輸出的HDB3碼是否正確。由讀出的NRZ，求出理論HDB3碼。如下所示：理論HDB3碼：0+10-10+1-1+10-1000-1+100+10-1+1-100-1+1000+1從dataouthh按采樣時(shí)鐘下降沿讀出H+；從dataouthl按采樣時(shí)鐘下降沿讀出H-。如下所示：H+：010001010000001001001000010001H-：000100100100010000010100100000H+、H-疊加得出實(shí)測(cè)HDB3碼。如下所示：實(shí)測(cè)HDB3碼：0+10-10+1-1+10-1000-1+100+10-1+1-100-1+1000+1實(shí)測(cè)HDB3碼和理論HDB3碼相同，所以HDB3編碼的VHDL語(yǔ)言設(shè)計(jì)成功。4HDB3譯碼器的FPGA實(shí)現(xiàn)4.1HDB3碼譯碼的設(shè)計(jì)思路由編碼原理可知，只要將HDB3碼中的V、B變成0、1，就可以實(shí)現(xiàn)譯碼。根據(jù)前面的HDB3編碼輸出"V"碼的極性與前面的非"0"碼的極性相同，當(dāng)FPGA檢測(cè)到相鄰2個(gè)非"0"符號(hào)極性相同時(shí)，就可以判斷出前非"0"符號(hào)為"V"符號(hào)。再判斷與"V"碼相鄰的非零碼是"1"還是"B"碼。根據(jù)"V"碼與它前面的3位的寄存器的值則可以知道，當(dāng)3位數(shù)據(jù)都為"0"時(shí)，則"V"碼前的非零信號(hào)為基帶信號(hào)"1"，如果與"V"碼相鄰的前面2位寄存器的值為"0"，則"V"碼前的非零信號(hào)即為補(bǔ)信碼"B"。HDB3譯碼設(shè)計(jì)框圖如圖5所示。圖5HDB3譯碼設(shè)計(jì)框圖4.2HDB3譯碼的VHDL語(yǔ)言設(shè)計(jì)對(duì)輸入的H+、H-和HDB3[(H+)OR(H-)]分別設(shè)立一個(gè)五級(jí)緩存移位寄存器，判斷HDB3[(H+)OR(H-)]寄存器存在"10001"或"1001X"時(shí)，H+、H-寄存器是否有且只有一個(gè)存在"00000"或"0000X"，如果存在則HDB3[(H+)OR(H-)]寄存器改成"10000"或"0000X"。再將HDB3[(H+)OR(H-)]寄存器第5位輸出。4.3HDB3譯碼的VHDL程序HDB3編碼的VHDL程序見(jiàn)附錄二。4.4HDB3譯碼的仿真波形HDB3譯碼的仿真波形圖如圖6所示。圖6HDB3譯碼的仿真波形如圖6所示，clkin為占空比為50%的取樣時(shí)鐘；dataoinhh為輸入的H+；datainthl為輸入的H-；dataout為輸出的NRZ碼。從datainhh按采樣時(shí)鐘下降沿讀出H+。從datainll按采樣時(shí)鐘下降沿讀出H-。如下所示：H+：001001000010001010000100101H-：100010000100000101001000010H+、H-分別27位，前5位[H+("00100")、H-("10001")]目的是為了判斷當(dāng)H+寄存器存在"10001"時(shí)，程序是否會(huì)誤判存在"1000V"；第6位到第10位[H+("10000")、H-("00001")]目的是為了判斷當(dāng)HDB3[(H+)OR(H-)]寄存器存在"10001"時(shí)，程序是否會(huì)誤判存在"1000V"；第11位到第15位[H+("10001")、H-("00000")]目的是為了判斷程序能否正確識(shí)別"1000V"；第18位到第21位[H+("0000")、H-("1001")]和第22位到第25位[H+("1001")、H-("0000")]目的是為了判斷程序能否正確識(shí)別"B00V"。由讀出的H+、H-，求出測(cè)量的HDB3碼，再由理論HDB3碼計(jì)算得出理論NRZ碼。如下所示：實(shí)測(cè)HDB3碼：+10-10+1-1000+1-1000-1+1-1+100+1-100-1+1-1理論NRZ碼：101111000110000110000000011從dataout按采樣時(shí)鐘下降沿讀出NRZ碼。如下所示：實(shí)測(cè)NRZ碼：101111000110000110000000011實(shí)測(cè)NRZ碼和理論NRZ碼相同，所以HDB3譯碼的VHDL語(yǔ)言設(shè)計(jì)成功。4.5HDB3編譯碼器測(cè)試4.5.1HDB3編碼器和譯碼器在頂層文件連接把HDB3編碼器程序和HDB3譯碼器程序生成元器件，新建BlockDiagram/SChematicFile文件，在里面對(duì)HDB3編碼器和HDB3譯碼器進(jìn)行連接。如圖7所示。圖7HDB3編譯碼器原理圖4.5.2HDB3編譯碼器的仿真波形HDB3編譯碼器的仿真波形圖如圖8所示。圖8HDB3編譯碼器仿真波形圖如圖8所示，clkin為占空比為50%的取樣時(shí)鐘；datain為輸入的NRZ碼；dataout為輸出的NRZ碼。從datain按采樣時(shí)鐘下降沿讀出NRZ碼。如下所示：實(shí)測(cè)輸入NRZ碼：101011000110000110000000011觀察圖8中dataout可以發(fā)現(xiàn)，dataout向左移位5個(gè)取樣時(shí)鐘頻率周期，則和datain完全相同。實(shí)測(cè)輸出NRZ碼如下所示。實(shí)測(cè)輸出NRZ碼：101011000110000110000000011實(shí)測(cè)輸入NRZ碼和實(shí)測(cè)輸出NRZ碼相同，HDB3編譯碼器設(shè)計(jì)成功。結(jié)束語(yǔ)本文主要是用FPGA來(lái)實(shí)現(xiàn)HDB3碼的編碼和譯碼器。利用EDA技術(shù)進(jìn)行設(shè)計(jì)，重點(diǎn)在于實(shí)現(xiàn)HDB3的編碼過(guò)程和譯碼過(guò)程的處理，用VHDL對(duì)其功能進(jìn)行描述。由于HDB3碼是雙極性碼，而FPGA只能處理單極性。因此在實(shí)際應(yīng)用中須外加輔助電路，使單雙極性實(shí)現(xiàn)相互轉(zhuǎn)換。本文對(duì)此不做介紹，主要對(duì)FPGA可實(shí)現(xiàn)的程序部分進(jìn)行詳細(xì)分析敘述。最后，通過(guò)QuartusII對(duì)其各個(gè)功能進(jìn)行仿真，驗(yàn)證整個(gè)設(shè)計(jì)的正確性。但由于利用EDA對(duì)電子系統(tǒng)進(jìn)行設(shè)計(jì)的經(jīng)驗(yàn)不多，本設(shè)計(jì)只實(shí)現(xiàn)對(duì)HDB3碼進(jìn)行簡(jiǎn)單的編譯功能，但整個(gè)設(shè)計(jì)程序顯得有點(diǎn)復(fù)雜。在這個(gè)設(shè)計(jì)過(guò)程中，完整的實(shí)現(xiàn)HDB3編譯碼的功能，令我獲益不少。由于受現(xiàn)在所學(xué)的知識(shí)的限制，對(duì)EDA的展望待進(jìn)一步作深入研究，通過(guò)學(xué)習(xí)與實(shí)踐，積累更多的知識(shí)與設(shè)計(jì)經(jīng)驗(yàn)，把整個(gè)設(shè)計(jì)再進(jìn)行功能的完善，再使邏輯算法更加簡(jiǎn)化從而提高整個(gè)系統(tǒng)的效率。參考文獻(xiàn)[1]曹志剛，錢(qián)亞生，現(xiàn)代通信原理[M],北京：清華大學(xué)出版社，1992[2]樊昌信、張甫翔、徐炳祥，通信原理[M],北京：國(guó)防工業(yè)出版社，2001[3]張會(huì)生、陳樹(shù)新，現(xiàn)代通信系統(tǒng)原理[M],北京：高等教育出版社，2002[4]曹志剛、錢(qián)亞生，現(xiàn)代通信原理[M]，北京：清華大學(xué)出版社，1992[5]張輝、曹麗娜，現(xiàn)代通信原理與技術(shù)[M],西安：西安電子科技大學(xué)出版社，2002[6]劉皖、何道君、譚明，F(xiàn)PGA設(shè)計(jì)與應(yīng)用[M]，北京：清華大學(xué)出版社，2006[7]曾繁泰、李冰，李曉林，EDA工程概論[M]，北京：清華大學(xué)出版社，2002[8]潘松，王國(guó)棟，VHDL實(shí)用教程[M]，成都：電子科技大學(xué)出版社，2000[9]曾繁泰，候亞寧，崔元明，可編程器件應(yīng)用導(dǎo)論[M]，北京：清華大學(xué)出版社，2001[10]趙鑫、蔣亮，VHDL與數(shù)字電路設(shè)計(jì)[M],北京：機(jī)械工業(yè)出版社，2005[11]蔣青、呂翔，一種基于FPGA技術(shù)HDB3譯碼器的設(shè)計(jì)[J],微電子學(xué)，2007[12]段吉還、黃智偉，基于CPLD/FPGA的數(shù)字通信系統(tǒng)與設(shè)計(jì)[M]，北京：電子工業(yè)出版社，2004致謝感謝老師給予我們此次鍛煉自己的機(jī)會(huì)，也感謝老師設(shè)計(jì)制作過(guò)程中給于我們的無(wú)私幫助，循循善誘，最后衷心感謝老師對(duì)我們的嚴(yán)格要求。感謝等同學(xué)對(duì)我程序的指點(diǎn)和修改。在設(shè)計(jì)調(diào)整的過(guò)程中難免會(huì)著急會(huì)煩躁，情緒難免會(huì)惡化，感謝三個(gè)隊(duì)友在合作過(guò)程中的寬容與諒解。在交流溝通時(shí)，大家難免會(huì)急于表達(dá)自己的觀點(diǎn)，感謝在團(tuán)隊(duì)意見(jiàn)的磨合中，大家都能理性客觀的對(duì)待問(wèn)題，一起完成了此次課程設(shè)計(jì)的任務(wù)，并且也在此次課程設(shè)計(jì)中加強(qiáng)了大家的團(tuán)隊(duì)協(xié)作能力。附錄附錄一HDB3編碼程序--HDB3編碼--輸入2.048Mb/s數(shù)據(jù)流--占空比為50%的取樣時(shí)鐘--輸出為兩路雙極性數(shù)據(jù)流libraryieee;useieee.std_logic_1164.all;useieee.numeric_std;useieee.std_logic_arith;entityHDB3isport(clkin:instd_logic;datain:instd_logic;dataouthh:outstd_logic; dataouthl:outstd_logic;clkout:outstd_logic);endHDB3;architecturebehaviorofHDB3isbeginprocess(clkin)variablecount0,count1,count2:integer:=0;variablecounty:boolean;variabletemp:std_logic_vector(3downto0);beginifclkin'eventandclkin='0'thenifdatain='1'then--輸入為1時(shí)處理4位寄存器count0:=0; temp(0):=datain; count1:=count1+1; iftemp(3)='0'then--首位0處理輸出 dataouthh<='0'; dataouthl<='0'; elseifcountythen--首位1處理輸出 dataouthh<='1'; dataouthl<='0'; county:=notcounty; else dataouthh<='0'; dataouthl<='1'; county:=notcounty; endif; endif; else temp(0):=datain;--輸入為0時(shí)處理4位寄存器 count0:=count0+1; ifcount0=4then--檢測(cè)到0000，處理4位寄存器 count0:=0; count1:=(count1rem2);--兩個(gè)四連零間1的奇偶 if(count1=1)OR(count2=0)then--兩個(gè)四連零間1的奇偶 count1:=0; count2:=1; temp:="0001"; dataouthh<='0'; dataouthl<='0'; county:=notcounty; else count1:=0;--兩個(gè)四連零間1的偶 temp:="1001"; ifcountythen dataouthh<='1'; dataouthl<='0'; else dataouthh<='0'; dataouthl<='1'; endif; endif; else iftemp(3)='0'then--未檢測(cè)到0000處理輸出 dataouthh<='0'; dataouthl<='0'; else ifcountythen dataouthh<='1'; dataouthl<='0'; county:=notcounty; else dataouthh<='0'; dataouthl<='1'; county:=notcounty; endif; endif; endif;endif;endif;temp(3downto1):=temp(2downto0);endprocess;clkout<=clkin;endbehavior;附錄二HDB3譯碼程序--輸入為兩路雙極性數(shù)據(jù)流，占空比為50%的去取樣時(shí)鐘--輸出為一路單極性數(shù)據(jù)流，libraryieee;useieee.std_logic_1164.all;entityHDB3yiisport(clkin:instd_logic;datainhh:instd_logic;datainhl:instd_logic;dataout:outstd_logic);endHDB3yi;architecturebehaviorofHDB3yiisbeginprocess(clkin)variabletemp,temph,templ:std_logic_vector(4downto0);beginifclkin'eventandclkin='0'then temph(0):=datainhh; templ(0):=datainhl; if(datainhh='0')and(datainhl='0')then temp(0):='0'; else temp(0):='1';endif;if(temp="10001"andtemph="00000")or(temp="10001"andtempl="00000")thentemp:="10000";endif;if(temp(4downto1)="1001"and temph(4downto1)="0000")or(temp(4downto1)="1001"and templ(4downto1)="0000")thentemp(4downto1):="0000";endif;dataout<=temp(4);temp(4downto1):=temp(3downto0);temph(4downto1):=temph(3downto0);templ(4downto1):=templ(3downto0);endif;endprocess;endbehavior; 基于C8051F單片機(jī)直流電動(dòng)機(jī)反饋控制系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的嵌入式Web服務(wù)器的研究MOTOROLA單片機(jī)MC68HC（8）05PV8/A內(nèi)嵌EEPROM的工藝和制程方法及對(duì)良率的影響研究基于模糊控制的電阻釬焊單片機(jī)溫度控制系統(tǒng)的研制基于MCS-51系列單片機(jī)的通用控制模塊的研究基于單片機(jī)實(shí)現(xiàn)的供暖系統(tǒng)最佳啟停自校正（STR）調(diào)節(jié)器單片機(jī)控制的二級(jí)倒立擺系統(tǒng)的研究基于增強(qiáng)型51系列單片機(jī)的TCP/IP協(xié)議棧的實(shí)現(xiàn)基于單片機(jī)的蓄電池自動(dòng)監(jiān)測(cè)系統(tǒng)基于32位嵌入式單片機(jī)系統(tǒng)的圖像采集與處理技術(shù)的研究基于單片機(jī)的作物營(yíng)養(yǎng)診斷專家系統(tǒng)的研究基于單片機(jī)的交流伺服電機(jī)運(yùn)動(dòng)控制系統(tǒng)研究與開(kāi)發(fā)基于單片機(jī)的泵管內(nèi)壁硬度測(cè)試儀的研制基于單片機(jī)的自動(dòng)找平控制系統(tǒng)研究基于C8051F040單片機(jī)的嵌入式系統(tǒng)開(kāi)發(fā)基于單片機(jī)的液壓動(dòng)力系統(tǒng)狀態(tài)監(jiān)測(cè)儀開(kāi)發(fā)模糊Smith智能控制方法的研究及其單片機(jī)實(shí)現(xiàn)一種基于單片機(jī)的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究基于CYGNAL單片機(jī)的在線間歇式濁度儀的研制基于單片機(jī)的噴油泵試驗(yàn)臺(tái)控制器的研制基于單片機(jī)的軟起動(dòng)器的研究和設(shè)計(jì)基于單片機(jī)控制的高速快走絲電火花線切割機(jī)床短循環(huán)走絲方式研究基于單片機(jī)的機(jī)電產(chǎn)品控制系統(tǒng)開(kāi)發(fā)基于PIC單片機(jī)的智能手機(jī)充電器基于單片機(jī)的實(shí)時(shí)內(nèi)核設(shè)計(jì)及其應(yīng)用研究基于單片機(jī)的遠(yuǎn)程抄表系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的煙氣二氧化硫濃度檢測(cè)儀的研制基于微型光譜儀的單片機(jī)系統(tǒng)單片機(jī)系統(tǒng)軟件構(gòu)件開(kāi)發(fā)的技術(shù)研究基于單片機(jī)的液體點(diǎn)滴速度自動(dòng)檢測(cè)儀的研制基于單片機(jī)系統(tǒng)的多功能溫度測(cè)量?jī)x的研制基于PIC單片機(jī)的電能采集終端的設(shè)計(jì)和應(yīng)用基于單片機(jī)的光纖光柵解調(diào)儀的研制氣壓式線性摩擦焊機(jī)單片機(jī)控制系統(tǒng)的研制基于單片機(jī)的數(shù)字磁通門(mén)傳感器基于單片機(jī)的旋轉(zhuǎn)變壓器-數(shù)字轉(zhuǎn)換器的研究基于單片機(jī)的光纖Bragg光柵解調(diào)系統(tǒng)的研究單片機(jī)控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機(jī)的多生理信號(hào)檢測(cè)儀基于單片機(jī)的電機(jī)運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)Pico專用單片機(jī)核的可測(cè)性設(shè)計(jì)研究基于MCS-51單片機(jī)的熱量計(jì)基于雙單片機(jī)的智能遙測(cè)微型氣象站MCS-51單片機(jī)構(gòu)建機(jī)器人的實(shí)踐研究基于單片機(jī)的輪軌力檢測(cè)基于單片機(jī)的GPS定位儀的研究與實(shí)現(xiàn)基于單片機(jī)的電液伺服控制系統(tǒng)用于單片機(jī)系統(tǒng)的MMC卡文件系統(tǒng)研制基于單片機(jī)的時(shí)控和計(jì)數(shù)系統(tǒng)性能優(yōu)化的研究基于單片機(jī)和CPLD的粗光柵位移測(cè)量系統(tǒng)研究單片機(jī)控制的后備式方波UPS提升高職學(xué)生單片機(jī)應(yīng)用能力的探究基于單片機(jī)控制的自動(dòng)低頻減載裝置研究基于單片機(jī)控制的水下焊接電源的研究基于單片機(jī)的多通道數(shù)據(jù)采集系統(tǒng)基于uPSD3234單片機(jī)的氚表面污染測(cè)量?jī)x的研制基于單片機(jī)的紅外測(cè)油儀的研究96系列單片機(jī)仿真器研究與設(shè)計(jì)基于單片機(jī)的單晶金剛石刀具刃磨設(shè)備的數(shù)控改造基于單片機(jī)的溫度智能控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)基于MSP430單片機(jī)的電梯門(mén)機(jī)控制器的研制基于單片機(jī)的氣體測(cè)漏儀的研究基于三菱M16C/6N系列單片機(jī)的CAN/USB協(xié)議轉(zhuǎn)換器基于單片機(jī)和DSP的變壓器油色譜在線監(jiān)測(cè)技術(shù)研究基于單片機(jī)的膛壁溫度報(bào)警系統(tǒng)設(shè)計(jì)基于AVR單片機(jī)的低壓無(wú)功補(bǔ)償控制器的設(shè)計(jì)基于單片機(jī)船舶電力推進(jìn)電機(jī)監(jiān)測(cè)系統(tǒng)基于單片機(jī)網(wǎng)絡(luò)的振動(dòng)信號(hào)的采集系統(tǒng)基于單片機(jī)的大容量數(shù)據(jù)存儲(chǔ)技術(shù)的應(yīng)用研究基于單片機(jī)的疊圖機(jī)研究與教學(xué)方法實(shí)踐基于單片機(jī)嵌入式Web服務(wù)器技術(shù)的研究及實(shí)現(xiàn)基于AT89S52單片機(jī)的通用數(shù)據(jù)采集系統(tǒng)基于單片機(jī)的多道脈沖幅度分析儀研究機(jī)器人旋轉(zhuǎn)電弧傳感角焊縫跟蹤單片機(jī)控制系統(tǒng)基于單片機(jī)的控制系統(tǒng)在PLC虛擬教學(xué)實(shí)驗(yàn)中的應(yīng)用研究基于單片機(jī)系統(tǒng)的網(wǎng)絡(luò)通信研究與應(yīng)用基于PIC16F877單片機(jī)的莫爾斯碼自動(dòng)譯碼系統(tǒng)設(shè)計(jì)與研究基于單片機(jī)的模糊控制器在工業(yè)電阻爐上的應(yīng)用研究基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究與開(kāi)發(fā)基于Cygnal單片機(jī)的μC/OS-Ⅱ的研究基于單片機(jī)的一體化智能差示掃描量熱儀系統(tǒng)研究基于TCP/IP協(xié)議的單片機(jī)與Internet互聯(lián)的研究與實(shí)現(xiàn)變頻調(diào)速液壓電梯單片機(jī)控制器的研究基于單片機(jī)γ-免疫計(jì)數(shù)器自動(dòng)換樣功能