數(shù)電半導體存儲器可編程邏輯器件

數(shù)電半導體存儲器可編程邏輯器件第一頁，共五十頁，編輯于2023年，星期三半導體存儲器幾乎是當今數(shù)字系統(tǒng)中不可缺少的重要組成部分，它可以用來存儲大量的二進制數(shù)據(jù)。半導體存儲器由半導體集成電路制成，具有集成度高、存取速度快、體積小等特點。半導體存儲器的容量用能存儲二進制數(shù)的字數(shù)與每個字的位數(shù)的乘積表示，如10241（1K）,20488（16K）等。計算機存儲器內存儲器—要求存取速度要快，一般采用半導體存儲器。外存儲器—要求存儲容量大，一般采用磁盤、光盤等?！?半導體存儲器概述第二頁，共五十頁，編輯于2023年，星期三半導體存儲器ROMRAM靜態(tài)RAM動態(tài)RAM掩模ROM（不可改寫ROM、固定ROM）一次可編程ROM（PROM）光可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM）ROM——ReadOnlymemoryRAM——RandomAccessMemory第三頁，共五十頁，編輯于2023年，星期三§2ROM存儲器1掩模ROM由二極管構成的掩模ROM2/4線地址譯碼器輸出緩沖器D3D2D1D0Y0Y2Y1Y3A1A0存儲矩陣掩模ROM在制造時，生產廠家利用掩模技術把數(shù)據(jù)寫入存儲器中，一旦ROM制成，其存儲的數(shù)據(jù)固定不變。第四頁，共五十頁，編輯于2023年，星期三4條字線位線兩位地址輸入2/4線地址譯碼器輸出緩沖器D3D2D1D0Y0Y2Y1Y3A1A0存儲矩陣存儲容量：44=16第五頁，共五十頁，編輯于2023年，星期三2/4線地址譯碼器輸出緩沖器D3D2D1D0Y0Y2Y1Y3A1A0A1A0=00選中字線Y0Y0=1Y1=Y2=Y3=0接在Y0線上的二極管導通D2=1、D0=1D3D2D1D0=0101工作原理第六頁，共五十頁，編輯于2023年，星期三地址字線位線（存儲內容）A1A0Y3Y2Y1Y0D3D2D1D00000010101010010101110010001001110001110存儲內容列表第七頁，共五十頁，編輯于2023年，星期三2/4線地址譯碼器Y0Y2Y1Y3A1A0輸出緩沖器D3D2D1D0+UCC由三極管構成的掩模ROM第八頁，共五十頁，編輯于2023年，星期三A1A0=00選中字線Y0Y0=1Y1=Y2=Y3=0接在Y0線上的三極管導通D2=1、D0=1D3D2D1D0=0101工作原理2/4線地址譯碼器Y0Y2Y1Y3A1A0輸出緩沖器D3D2D1D0+UCC第九頁，共五十頁，編輯于2023年，星期三由NMOS管構成的掩模ROM2/4線地址譯碼器Y0Y2Y1Y3A1A0D3D2D1D0+UCC1111負載管第十頁，共五十頁，編輯于2023年，星期三2/4線地址譯碼器Y0Y2Y1Y3A1A0D3D2D1D0+UCC1111負載管A1A0=00選中字線Y0Y0=1Y1=Y2=Y3=0接在Y0線上的NMOS管導通D2=1、D0=1D3D2D1D0=0101工作原理第十一頁，共五十頁，編輯于2023年，星期三2一次可編程ROM（PROM）

PROM在出廠時，存儲內容全為1（或全為0），用戶可以根據(jù)自己需要，利用通用或專用的編程器，將某些單元改寫為0（或1）。由二極管構成的PROM2/4線地址譯碼器D3D2D1D0Y0Y2Y1Y3A1A0第十二頁，共五十頁，編輯于2023年，星期三2/4線地址譯碼器D3D2D1D0Y0Y2Y1Y3A1A0熔絲連通為1熔絲斷開為0出廠時熔絲是連通的，全部存儲單元為1，欲使某些單元改寫為0，只要通過編程，給對應單元通以足夠大的電流將熔絲熔斷即可。熔絲熔斷后不能再恢復，因此PROM只能改寫一次。第十三頁，共五十頁，編輯于2023年，星期三3光可擦除可編程ROM（EPROM）

EPROM的特點是：可以通過紫外線照射或X射線照射擦除原來內容，再通過通用或專用的編程器寫入新的內容。如果不對其進行照射，原有內容可以長期保存。4電可擦除可編程ROM（E2PROM）

E2PROM和EPROM都是采用浮刪技術生產的，所不同的是：這里采用電擦除，所以擦除速度快。E2PROM具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫（可重復擦除1萬次以上）。第十四頁，共五十頁，編輯于2023年，星期三例：用ROM實現(xiàn)十進制數(shù)碼顯示D7D6D5D4D3D1D2AabefgcdBCDabcdefgA3A2A1A0ROM8421BCD碼ROM地址輸入端ROM數(shù)據(jù)輸出端七段數(shù)碼顯示器輸入端第十五頁，共五十頁，編輯于2023年，星期三例：用ROM實現(xiàn)十進制數(shù)碼顯示D7D6D5D4D3D1D2AabefgcdBCDabcdefgA3A2A1A0ROMA3A2A1A0=0000D1D2D3D4D5D6D7=abcdefg=1111110顯示數(shù)字0第十六頁，共五十頁，編輯于2023年，星期三§3RAM存儲器1靜態(tài)RAM的基本存儲電路

RAM存儲器和ROM存儲器的結構大同小異，只是基本存儲電路不同。基本存儲電路即存儲矩陣中的存儲單元，用來存儲“0”或“1”。字線位線D位線DT1T2T3T4T5T6AB

+5V第十七頁，共五十頁，編輯于2023年，星期三T1、T2——控制管T3、T4——負載管四管構成一個R-S觸發(fā)器，用來存儲“0”或“1”。字線位線D位線DT1T2T3T4T5T6AB

+5V第十八頁，共五十頁，編輯于2023年，星期三T5、T6——開關管受字線上電位的控制。字線位線D位線DT1T2T3T4T5T6AB

+5V第十九頁，共五十頁，編輯于2023年，星期三字線位線D位線DT1T2T3T4T5T6AB

+5V靜態(tài)RAM存儲器的特點：數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)能長久保存。但每個存儲單元所用管子數(shù)目多，功耗大，集成度受到限制，不適宜大容量存儲器。第二十頁，共五十頁，編輯于2023年，星期三2動態(tài)RAM的基本存儲電路字線位線TCCDT——控制管，受字線電位控制C——存儲數(shù)據(jù)的電容CD——位線上的分布電容第二十一頁，共五十頁，編輯于2023年，星期三動態(tài)RAM存儲器的特點：由于是單管（或三管）結構，適宜于大容量存儲器。字線位線TCCD為了節(jié)省面積，C的容量不能太大，一般都比CD的容量小。由于漏電流的存在，C上存儲的數(shù)據(jù)不能長久保存，必須定期給C充電，即刷新，以避免數(shù)據(jù)的丟失。第二十二頁，共五十頁，編輯于2023年，星期三3存儲矩陣存儲矩陣地址譯碼器讀/寫控制電路讀/寫線數(shù)據(jù)線第二十三頁，共五十頁，編輯于2023年，星期三§4集成電路存儲器芯片1EPROM2716EPROM2716VCCA8A9VPPA10PD/PGMD7D6D5D4D3D0D1D2A7A4A6A5A3A2A1A0GND1121324

EPROM2716是一種容量為16K（20488）的光可擦除可編程ROM存儲器第二十四頁，共五十頁，編輯于2023年，星期三VPP：編程電源端（25V）EPROM2716VCCA8A9VPPA10PD/PGMD7D6D5D4D3D0D1D2A7A4A6A5A3A2A1A0GND1121324A10~A0：地址線端D7~D0：數(shù)據(jù)線端PD/PGM：編程控制端VCC：工作電源端GND：接地端管腳排列和功能第二十五頁，共五十頁，編輯于2023年，星期三編程時，VPP接25V電源，片選信號端接高電平，在PD/PGM加脈寬為50ms的正脈沖。工作時，VPP與VCC一起接5V電源，PD/PGM與片選信號端連接在一起作為片選信號，當出現(xiàn)低電平0時便可從該片中讀取數(shù)據(jù)。EPROM2716VCCA8A9VPPA10PD/PGMD7D6D5D4D3D0D1D2A7A4A6A5A3A2A1A0GND1121324編程方式和工作方式第二十六頁，共五十頁，編輯于2023年，星期三2RAM6116

RAM6116是一種容量為16K（20488）的靜態(tài)RAM存儲器RAM6116VCCA8A9A10I/O8I/O7I/O6I/O5I/O4I/O1I/O2I/O3A7A4A6A5A3A2A1A0GND1121324第二十七頁，共五十頁，編輯于2023年，星期三A10~A0：地址線端I/O8~I/O1：數(shù)據(jù)線端VCC：工作電源端GND：接地端管腳排列和功能RAM6116VCCA8A9A10I/O8I/O7I/O6I/O5I/O4I/O1I/O2I/O3A7A4A6A5A3A2A1A0GND1121324第二十八頁，共五十頁，編輯于2023年，星期三例：用1片2716和3片6116組成64K（204884）存儲器A10~A02716A10~A0D7~

D06116A10~A0D7~

D06116A10~A0D7~

D06116A10~A0D7~

D0............譯碼器D7~D0A12A11(1)(3)(2)第二十九頁，共五十頁，編輯于2023年，星期三例：用1片2716和3片6116組成64K（204884）存儲器對應單元號譯碼器輸入A12A11地址范圍(H)00011011譯碼器輸出選中芯片27166116(1)6116(2)6116(3)0000~07FF0800~0FFF1000~17FF1800~1FFF0~20472048~40954096~61436144~8192第三十頁，共五十頁，編輯于2023年，星期三2114RAM(1k4)123456789181716151413121110I/O0I/O1I/O2I/O33RAM2114第三十一頁，共五十頁，編輯于2023年，星期三RAM位數(shù)的擴展：用2片RAM2114由(1k4位）擴展為(1k8位)I/OI/OI/OI/OI/OI/OI/OI/OI/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0第三十二頁，共五十頁，編輯于2023年，星期三RAM字數(shù)的擴展：用2片RAM2114由(1k4位）擴展為(2k4位)I/OI/OI/OI/OI/OI/OI/OI/OI/O3I/O2I/O0I/O11A10=0選中第1片A10=1選中第2片第三十三頁，共五十頁，編輯于2023年，星期三§5可編程邏輯器件（PLD——ProgrammableLogicDevice）可編程邏輯器件是一種可以由用戶編程執(zhí)行一定邏輯功能的大規(guī)模集成電路。其核心部件是一個與陣列和一個或陣列，用戶通過編程器對與陣列或或陣列進行編程，可以實現(xiàn)各種組合邏輯關系或時序邏輯功能。輸入電路與陣列或陣列輸出電路......輸入項輸出項乘積項和項第三十四頁，共五十頁，編輯于2023年，星期三導線交叉點的含義固定連接：PLD出廠時，廠家已將該點“固化”成永久性連接點，用戶不能改變。編程連接：廠家留給用戶編程用。用戶編程時，需要兩線連通，則保留“”號，需要兩線斷開，則擦除“”號。斷開連接第三十五頁，共五十頁，編輯于2023年，星期三與陣列的習慣畫法或陣列的習慣畫法ABCFF=A+B+CF=A·B·CABCF第三十六頁，共五十頁，編輯于2023年，星期三一次可編程ROM（PROM）可編程邏輯陣列（PLA）ProgrammableLogicArray可編程陣列邏輯（PAL）ProgrammableArraylogic通用陣列邏輯（GAL）GenericArrayLogic……PLD第三十七頁，共五十頁，編輯于2023年，星期三1一次可編程ROM（PROM）與陣列或陣列F0F1F2F3O3O2O1O0I0I1

PROM由固定的與陣列和可編程的或陣列組成。與陣列由輸入變量的原碼或反碼和與門的輸入線作固定連接。若輸入變量為2，必須輸出4個固定的乘積項。第三十八頁，共五十頁，編輯于2023年，星期三或陣列由與門的輸出線和或門的輸入線組成，其交叉處制造廠家用熔絲連接。用戶可以根據(jù)邏輯要求將某些熔絲熔斷，達到編程的目的。熔絲一旦熔斷不能再恢復，所以只能進行一次編程。字線位線與陣列或陣列F0F1F2F3O3O2O1O0I0I1第三十九頁，共五十頁，編輯于2023年，星期三例：可編程邏輯器件PROM作為只讀存儲器使用，輸入為二位地址碼，輸出為四位存儲內容，按已給出的各存儲單元的內容，對PROM進行編程。地址存儲內容A1A0D3D2D1D0000101011011100100111110與陣列或陣列00011011D3D2D1D0A0A1第四十頁，共五十頁，編輯于2023年，星期三2可編程邏輯陣列（PLA）

PLA的與陣列和或陣列都是可編程的。與陣列或陣列F0F1F2F3O3O2O1O0I0I1由于與陣列也是可編程的，和PROM相比較，可以只產生邏輯函數(shù)所需要的乘積項即可，使用起來更靈活、方便。若輸入變量為2，不一定必須輸出4個乘積項。第四十一頁，共五十頁，編輯于2023年，星期三3可編程陣列邏輯（PAL）與陣列或陣列F0F1F2F3O0I0I1

PAL由可編程的與陣列和固定的或陣列組成。第四十二頁，共五十頁，編輯于2023年，星期三例：畫出分別用PLA和PAL實現(xiàn)全加的邏輯圖。ABCi-1CiS0000000101010010111010001101101101011111設第四十三頁，共五十頁，編輯于2023年，星期三F4ABCi-1CiSF1F2F6F7F3F5ABCi-1CiSF3F5F6F1F2F4F7F7PLAPAL第四十四頁，共五十頁，編輯于2023年，星期三4通用陣列邏輯（GAL）

GAL的結構與PAL基本一樣，只是在每個輸出端增加了一個可編程的輸出宏單元，其輸出狀態(tài)可由用戶定義。

GAL由于速度快、功耗低、集成度高，可多次編程，使用靈活方便，是各種PLD中最為流行的一種。GAL16V8VCCF7F6F2F1F0I8I3I1I2I4I5I6I7GND11011