數(shù)字邏輯同步時(shí)序邏輯電路

數(shù)字邏輯同步時(shí)序邏輯電路第一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三5.1

時(shí)序邏輯電路概述組合邏輯電路：在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)都僅與該時(shí)刻電路的輸入信號(hào)相關(guān)。如譯碼器，全加器，數(shù)據(jù)選擇器。時(shí)序邏輯電路：在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與電路該時(shí)刻的輸入信號(hào)有關(guān)，而且與電路過(guò)去的輸入信號(hào)有關(guān)。如觸發(fā)器，寄存器，計(jì)數(shù)器和移位寄存器等第二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三時(shí)序電路結(jié)構(gòu)圖輸入輸出q1qkz1zrz1z2zmx1x2xn內(nèi)部輸入內(nèi)部輸出組合邏輯電路觸發(fā)器特點(diǎn)：包含組合邏輯電路和記憶（存儲(chǔ)）電路；在電路的結(jié)構(gòu)上，具有反饋。第三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三表示存儲(chǔ)電路中每個(gè)觸發(fā)器的現(xiàn)態(tài)表示每個(gè)觸發(fā)器的次態(tài)第五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三時(shí)序邏輯電路的分類(lèi)根據(jù)電路工作方式分類(lèi)：同步時(shí)序電路：各個(gè)觸發(fā)器的時(shí)鐘脈沖接在一起，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來(lái)一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。異步時(shí)序電路：各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖來(lái)控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新?tīng)顟B(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。。根據(jù)電路的輸入/輸出關(guān)系分類(lèi)：米利（Mealy）型電路：某時(shí)刻的輸出是該時(shí)刻的輸入和電路狀態(tài)的函數(shù)摩爾（Moore）型電路：某時(shí)刻的輸出僅是該時(shí)刻電路狀態(tài)的函數(shù)，與該時(shí)刻的輸入無(wú)關(guān)，如同步計(jì)數(shù)器。第六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三同步時(shí)序電路的描述方法研究同步時(shí)序電路時(shí)，除邏輯函數(shù)表達(dá)式之外，一般采用狀態(tài)表、狀態(tài)圖去描述一個(gè)電路的邏輯功能。1、邏輯函數(shù)表達(dá)式(1)輸出函數(shù)表達(dá)式

反映電路輸出Z與輸入x和狀態(tài)y之間關(guān)系表達(dá)式(2)激勵(lì)函數(shù)表達(dá)式

反映存儲(chǔ)電路的輸入Y與電路輸入x和狀態(tài)y之間的關(guān)系(3)次態(tài)函數(shù)表達(dá)式反映同步時(shí)序電路次態(tài)yn+1與激勵(lì)函數(shù)y和現(xiàn)態(tài)yn第七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三2、狀態(tài)表反映同步時(shí)序電路輸出Z、次態(tài)yn+1和電路輸入x，現(xiàn)態(tài)y之間關(guān)系的表格。3、狀態(tài)圖反映同步時(shí)序電路狀態(tài)轉(zhuǎn)移規(guī)律及相應(yīng)輸入/輸出取值關(guān)系的有向圖。4、時(shí)間圖用波形圖的形式來(lái)表示輸入信號(hào)、輸出信號(hào)和電路狀態(tài)等的取值在各時(shí)刻的對(duì)應(yīng)關(guān)系。第八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三同步時(shí)序邏輯電路分析所謂時(shí)序邏輯電路分析，就是對(duì)一個(gè)給定的時(shí)序邏輯電路，研究在一系列輸入信號(hào)作用下，電路將會(huì)產(chǎn)生怎樣的輸出，進(jìn)而說(shuō)明該電路的邏輯功能。分析過(guò)程和方法求取上面的幾個(gè)步驟第九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三邏輯電路圖列驅(qū)動(dòng)方程和輸出方程表達(dá)式狀態(tài)方程畫(huà)狀態(tài)圖、狀態(tài)表或時(shí)序圖分析電路邏輯功能1235時(shí)序電路的分析步驟：寫(xiě)次態(tài)變化真值表4第十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例1：分析如下圖時(shí)序邏輯電路第十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三解：列寫(xiě)方程時(shí)鐘方程:CP0=CP1=CP2=CP輸出方程:C=Qn0Qn1Qn2驅(qū)動(dòng)方程:J0=K0=1,J1=K1=Qn0,J2=K2=Qn0Qn1第十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三

（2）將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程,求各個(gè)觸發(fā)器的狀態(tài)方程。JK觸發(fā)器的特性方程為

各個(gè)觸發(fā)器的狀態(tài)方程為（3）根據(jù)狀態(tài)方程和輸出方程進(jìn)行計(jì)算,列狀態(tài)表,第十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三同步時(shí)序邏輯電路的狀態(tài)表第十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三畫(huà)狀態(tài)圖第十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三畫(huà)時(shí)序圖第十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例2、分析下面電路的功能輸出方程：輸出與輸入有關(guān)，為Mealy型時(shí)序電路。同步時(shí)序電路，時(shí)鐘方程省去。驅(qū)動(dòng)方程：1寫(xiě)方程式第十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三2求狀態(tài)方程T觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：第十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三3計(jì)算、列狀態(tài)表第十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三45電路功能由狀態(tài)圖可以看出，當(dāng)輸入X＝0時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當(dāng)X＝1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見(jiàn)，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆計(jì)數(shù)器。畫(huà)狀態(tài)圖時(shí)序圖第二十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例電路沒(méi)有單獨(dú)的輸出，為穆?tīng)栃蜁r(shí)序電路。異步時(shí)序電路，時(shí)鐘方程：驅(qū)動(dòng)方程：1寫(xiě)方程式第二十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三2求狀態(tài)方程D觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：第二十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三3計(jì)算、列狀態(tài)表第二十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三45電路功能由狀態(tài)圖可以看出，在時(shí)鐘脈沖CP的作用下，電路的8個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：000→111→110→101→100→011→010→001→000→…電路具有遞減計(jì)數(shù)功能，是一個(gè)3位二進(jìn)制異步減法計(jì)數(shù)器。畫(huà)狀態(tài)圖、時(shí)序圖第二十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三同步時(shí)序邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟第二十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三建立原始狀態(tài)表直接從設(shè)計(jì)命題的文字描述得到的狀態(tài)表稱(chēng)為原始狀態(tài)表。對(duì)時(shí)序命題的邏輯功能有了清楚的了解之后，才能建立正確的原始狀態(tài)表。所謂正確也就是原始狀態(tài)表中，狀態(tài)個(gè)數(shù)不能少，狀態(tài)之間的轉(zhuǎn)移關(guān)系不能錯(cuò)。第二十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例一：某序列檢測(cè)器有一個(gè)輸入端x和一個(gè)輸出端Z。從x端輸入一組按時(shí)間順序排列的串行二進(jìn)制碼。當(dāng)輸入序列中出現(xiàn)101時(shí)，輸出Z＝1，否則Z＝0。試作出該序列檢測(cè)器的原始狀態(tài)表和原始狀態(tài)圖。

解題分析：(1)邏輯功能框圖序列檢測(cè)器xZCP第二十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例二：假設(shè)某同步時(shí)序電路，用于檢測(cè)串行輸入的8421BCD碼，其輸入的順序是先高位后低位，當(dāng)出現(xiàn)非法數(shù)字(即輸入1010，1011，1100，1101，1110，1111)時(shí)，電路的輸出為1。試作出該時(shí)序電路的原始狀態(tài)表和原始狀態(tài)圖。

解題分析：

根據(jù)題意，該電路有一個(gè)輸入x，用來(lái)接收8421BCD碼，對(duì)于所接收的8421BCD碼判別，用輸出Z來(lái)指示。要求對(duì)輸入的二進(jìn)制碼四位一組一組的檢測(cè)，要檢測(cè)的序列有16種，這樣我們建立原始狀態(tài)圖的過(guò)程就不同了。第二十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例三：某一引爆裝置，當(dāng)引爆開(kāi)關(guān)x閉合后(x＝1)，經(jīng)過(guò)4個(gè)時(shí)鐘脈沖周期，即電路的輸入序列x＝1111時(shí)，發(fā)出引爆信號(hào)(Z=1)，使炸藥包引爆。試作出該引爆裝置的原始狀態(tài)圖和狀態(tài)表。

解題分析：

1、

根據(jù)題意，設(shè)電路的初始狀態(tài)為S0，3、當(dāng)接收到第二個(gè)1時(shí)，電路狀態(tài)由S1轉(zhuǎn)移到S2；2、當(dāng)電路接收到第一個(gè)1時(shí)，電路的狀態(tài)由S0轉(zhuǎn)移到S1；4、接收到第三個(gè)1時(shí)，電路狀態(tài)由S2轉(zhuǎn)移到S3；5、當(dāng)接收到第四個(gè)1時(shí)，引爆裝置將同炸藥包一起爆炸，因此S3的次態(tài)可以為任意狀態(tài)，用字母“d”表示，但是輸出應(yīng)為1。第二十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三狀態(tài)化簡(jiǎn)第一步作出的狀態(tài)圖和狀態(tài)表不一定是最簡(jiǎn)的，可能包含多余狀態(tài)，狀態(tài)個(gè)數(shù)的多少直接影響時(shí)序電路所需觸發(fā)器的數(shù)目。因此需要對(duì)狀態(tài)表進(jìn)行化簡(jiǎn)，減少觸發(fā)器和邏輯門(mén)的數(shù)目。狀態(tài)化簡(jiǎn)，就是從原始的狀態(tài)表中消去冗余狀態(tài)，得到一個(gè)最小化狀態(tài)表。這個(gè)最小化狀態(tài)表既能表征邏輯命題的全部要求，而且狀態(tài)數(shù)又最少。對(duì)于完全確定狀態(tài)表和不完全確定狀態(tài)表的化簡(jiǎn)方法有不同，分別討論第三十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三完全確定狀態(tài)表的化簡(jiǎn)幾個(gè)概念等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩個(gè)狀態(tài)，如果對(duì)于所有可能的輸入序列，分別從狀態(tài)S1和狀態(tài)S2出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)S1和S2是等效的，記作(S1,S2)，或者說(shuō)，狀態(tài)S1和S2是等效對(duì)。這里所說(shuō)的所有可能的輸入序列，是指輸入序列的長(zhǎng)度和結(jié)構(gòu)是任意的，它包含無(wú)窮多位，且有無(wú)窮多種組合。第三十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三等效狀態(tài)的傳遞性：若狀態(tài)S1和S2等效，狀態(tài)S2和S3等效，則狀態(tài)S1和S3也等效。(S1,S2),(S2,S3)(S1,S2,S3)等效類(lèi)：彼此等效的狀態(tài)集合，稱(chēng)為等效類(lèi)。若有(S1,S2)和(S2,S3)，則有(S1,S2,S3)最大等效類(lèi)：若一個(gè)等效類(lèi)不是任何其它等效類(lèi)的子類(lèi)，則此等效類(lèi)稱(chēng)為最大等效類(lèi)。第三十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第三十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三即S2，S3在相同的輸入序列下，次態(tài)和輸出完全相同。例如，X=10111，初態(tài)為S2和S3時(shí)的次態(tài)和輸出如下：第三十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三S2，S3可合并為一個(gè)狀態(tài)，合并后用S2代替。畫(huà)簡(jiǎn)后的狀態(tài)轉(zhuǎn)換圖和轉(zhuǎn)換表如下：

第三十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三完全確定狀態(tài)化簡(jiǎn)的一般化簡(jiǎn)步驟：

(1)畫(huà)狀態(tài)隱含表

(2)順序比較，找相等狀態(tài)對(duì)

(3)關(guān)連比較，找最大相等類(lèi)

(4)確定最終的狀態(tài)數(shù)

隱含表方法：先對(duì)原始狀態(tài)表中的各狀態(tài)進(jìn)行兩兩比較，找出等價(jià)狀態(tài)對(duì)；然后利用等價(jià)的傳遞性，得到等價(jià)類(lèi)；最后確定一組等價(jià)類(lèi)，以建立最簡(jiǎn)狀態(tài)表?；?jiǎn)方法第三十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三1.畫(huà)狀態(tài)隱含表

隱含表是一個(gè)直角三角形網(wǎng)，兩邊網(wǎng)格數(shù)相等，等于狀態(tài)數(shù)減1。

隱含表第三十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三2.順序比較

比較結(jié)果有三種：

a在輸入作用下，兩狀態(tài)的輸出不等，則這兩個(gè)狀態(tài)不等價(jià)，以“X”表示；

b在輸入作用下，兩狀態(tài)的輸出相等，所得到的次態(tài)也相同或交錯(cuò)相等，則兩個(gè)狀態(tài)等價(jià)，以“√”表示；

c在輸入作用下，兩狀態(tài)的輸出相等，但次態(tài)不同，則這兩個(gè)狀態(tài)需要進(jìn)一步比較（關(guān)連比較）才能確定是否等價(jià)。

第三十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三根據(jù)等價(jià)狀態(tài)的定義，兩個(gè)狀態(tài)是否等價(jià)的條件可歸納為兩點(diǎn)：第一，在各種輸入取值下，它們的輸出完全相同。第二，在第一個(gè)條件滿足的前提下，它們的次態(tài)滿足下列條件之一，即：①

次態(tài)相同；②

次態(tài)交錯(cuò)；③

次態(tài)循環(huán)；④

次態(tài)對(duì)等價(jià)。

判斷兩個(gè)狀態(tài)是否等價(jià)

第三十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三3.關(guān)連比較

進(jìn)一步比較隱含表中所填的狀態(tài)是否等價(jià)，可在隱含表上直接比較。有時(shí)需要多次比較才能確定兩個(gè)狀態(tài)是否等價(jià)。

上表中如果要確定A，B是否等價(jià)，則必須確定B，E是否等價(jià)。從隱含表中看出B，E不等價(jià)，所以A，B也不等價(jià)。同理，A，C也不等價(jià)。最后得到下圖所示的隱含表。

第四十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三4.確定最終的狀態(tài)數(shù)

經(jīng)過(guò)上述步驟后，即可確定出各個(gè)最大等價(jià)類(lèi)。每個(gè)最大等價(jià)類(lèi)只保留一個(gè)狀態(tài)。

本例中的最大等價(jià)類(lèi)有3個(gè)：A，(B，C)，(D，E)，每個(gè)等價(jià)類(lèi)只保留一個(gè)狀態(tài)：A，B，D，

則化簡(jiǎn)結(jié)果如下表：

第四十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三狀態(tài)化簡(jiǎn)實(shí)例1：化簡(jiǎn)如下?tīng)顟B(tài)表

第四十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三從關(guān)連比較結(jié)果得出以下五個(gè)等價(jià)類(lèi)：（A，E），（B，F(xiàn)），C，D，G。

以狀態(tài)A，B，C，D，G作為最終狀態(tài)則化簡(jiǎn)后的狀態(tài)表如下：

第四十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三不完全確定狀態(tài)表的化簡(jiǎn)第四十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三對(duì)于某個(gè)狀態(tài)的可應(yīng)用定義一個(gè)輸入序列對(duì)于某個(gè)初始狀態(tài)是可應(yīng)用的定義：為機(jī)器處于該初始狀態(tài)時(shí)，在輸入序列作用下所有的后續(xù)狀態(tài)都是確定的。第四十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第四十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三狀態(tài)相容第四十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三不完全確定狀態(tài)化簡(jiǎn)的一般化簡(jiǎn)步驟：

(1)畫(huà)狀態(tài)隱含表

(2)順序比較，找相容狀態(tài)對(duì)

(3)畫(huà)合并圖，找最大相容類(lèi)

(4)作出最簡(jiǎn)狀態(tài)表

這一組相容類(lèi)必須滿足以下3個(gè)條件：覆蓋性：所選相容類(lèi)集合應(yīng)包含原始狀態(tài)表的全部狀態(tài)。最小性：所選相容類(lèi)個(gè)數(shù)應(yīng)最小。閉合性：所選相容類(lèi)集合中的任一相容類(lèi)，在原始狀態(tài)表中任一輸入條件下產(chǎn)生的次態(tài)應(yīng)該屬于該集合中的某一個(gè)相容類(lèi)。同時(shí)具有覆蓋、最小、閉合三個(gè)條件的相容類(lèi)集合，稱(chēng)為最小閉覆蓋，這就組成了最簡(jiǎn)狀態(tài)表。

第四十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三1、作隱含表，找相容狀態(tài)對(duì)

第四十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三2、作合并圖，求最大相容類(lèi)

由上圖找出兩個(gè)最大相容類(lèi)：(A，B，F(xiàn))，

(B，C，D，E，F(xiàn))

3、作最簡(jiǎn)狀態(tài)表

相容類(lèi)覆蓋閉合ABCDEFx=0x=1ABFABFBCDBCDEFBCDEFABFCDE

Qx01ZA1A1B1B10B1A1B11第五十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三所謂狀態(tài)分配，是指給最小化狀態(tài)表中的每個(gè)字母或數(shù)字表示的狀態(tài)，指定一個(gè)二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。

電路的狀態(tài)是觸發(fā)器狀態(tài)的組合。如果電路有N個(gè)狀態(tài)，2n-1<N<2n，則可用n個(gè)觸發(fā)器來(lái)實(shí)現(xiàn)。

狀態(tài)分配(編碼)第五十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例如：四個(gè)狀態(tài)A，B，C，D可用2個(gè)觸發(fā)器實(shí)現(xiàn)，狀態(tài)分配方案有多種,下表列出了其中3種。

ABCD方案一00011011方案二11100100方案三00110110第五十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三在N<2n情況下，從2n個(gè)狀態(tài)中選取N個(gè)狀態(tài)的組合方案共有：

而N個(gè)狀態(tài)的排列有N!種，所以狀態(tài)分配方案共有：

第五十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三狀態(tài)分配的原則為：(1)

在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)，應(yīng)盡可能分配相鄰的二進(jìn)制代碼。(2)

在不同輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼。(3)

輸出完全相同的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼。以上3個(gè)原則中，第一條最重要，應(yīng)優(yōu)先考慮。

第五十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例

：對(duì)下表中的最簡(jiǎn)狀態(tài)表進(jìn)行狀態(tài)分配

QX01AC/0D/0BC/0A/0CB/0D/0DA/1B/1解:

有4個(gè)狀態(tài)，選用兩位觸發(fā)器y1y0。

根據(jù)原則(1)，AB，AC應(yīng)相鄰編碼；根據(jù)原則(2)，CD，AC，BD，AB應(yīng)相鄰編碼；

根據(jù)原則(3)，AB，AC，BC應(yīng)相鄰編碼。

綜合上述要求，AB，AC應(yīng)給予相鄰編碼，這是三個(gè)原則都要求的。借用卡諾圖，很容易得到滿足上述相鄰要求的狀態(tài)分配方案

第五十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三求激勵(lì)函數(shù)和輸出函數(shù)(1)將二進(jìn)制狀態(tài)表變換成Y-Z矩陣Y-Z矩陣描述在現(xiàn)態(tài)和輸入共同作用下的次態(tài)情況，已經(jīng)現(xiàn)態(tài)和輸入共同決定的輸出結(jié)果。(2)由Y-Z矩陣變換成激勵(lì)矩陣和輸出矩陣

激勵(lì)矩陣描述由現(xiàn)態(tài)和輸入決定的激勵(lì)的情況。第五十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三畫(huà)邏輯電路圖(1)先畫(huà)出所選的觸發(fā)器，并按狀態(tài)表中狀態(tài)變量的順序給觸發(fā)器編號(hào)。(2)根據(jù)激勵(lì)函數(shù)表達(dá)式和輸出函數(shù)表達(dá)式，畫(huà)出組合邏輯部分的邏輯電路圖。(3)最后畫(huà)出同步時(shí)鐘信號(hào)線第五十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三同步時(shí)序邏輯電路設(shè)計(jì)舉例例一、有一個(gè)串行數(shù)據(jù)檢測(cè)器。對(duì)它的要求是：連續(xù)輸入3個(gè)或3個(gè)以上的1時(shí)輸出為1，其他輸入情況輸出為0。例如：輸入序列

x：

1

0

1

1

0

0

1

1

1

0

1

1

1

1

0輸出序列

Z：

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0解：第一步：根據(jù)題意，建立原始狀態(tài)圖，原始狀態(tài)表。設(shè)電路初始狀態(tài)為A，接收第一個(gè)1后，用狀態(tài)B標(biāo)記；連續(xù)接收2個(gè)1后，用狀態(tài)C標(biāo)記；連續(xù)接收3個(gè)或3個(gè)以上的1后，用狀態(tài)D標(biāo)記第五十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第二步：狀態(tài)化簡(jiǎn)。(1)觀察法(2)隱含表法得到最大等效類(lèi)為(A),(B),(C,D)第五十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第三步：狀態(tài)編碼。

最小化狀態(tài)表中有3個(gè)狀態(tài)，故狀態(tài)編碼的長(zhǎng)度為2，由狀態(tài)分配的基本原則可分別得：(1)相同輸入，同樣次態(tài)對(duì)應(yīng)的現(xiàn)態(tài)相鄰編碼：AB、AC、BC(2)不同輸入，同樣現(xiàn)態(tài)對(duì)應(yīng)次態(tài)相鄰編碼：AB、AC(3)輸出完全相同的現(xiàn)態(tài)應(yīng)相鄰編碼：AB因?yàn)闋顟B(tài)B和C在所有輸入條件下次態(tài)均相同，故B、C若分配相鄰代碼，可獲得最簡(jiǎn)表達(dá)式。第六十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第四步：確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式。填入卡諾圖并進(jìn)行化簡(jiǎn)后

第六十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第五步：檢查無(wú)用狀態(tài)。

當(dāng)所設(shè)計(jì)的電路中，觸發(fā)器能表示的狀態(tài)數(shù)大于有效狀態(tài)數(shù)時(shí)，需要對(duì)所設(shè)計(jì)的電路進(jìn)行實(shí)際工作狀態(tài)討論。討論兩個(gè)問(wèn)題：(1)電路萬(wàn)一進(jìn)入無(wú)用狀態(tài)，能否在時(shí)鐘脈沖作用下進(jìn)入有效狀態(tài)，也即能否具有自恢復(fù)功能和自啟動(dòng)功能。(2)電路萬(wàn)一處在無(wú)用狀態(tài)，是否會(huì)產(chǎn)生錯(cuò)誤信號(hào)。一但出現(xiàn)以上兩個(gè)問(wèn)題都必須修改電路設(shè)計(jì)，否則將影響電路工作的可靠性和正確性。第六十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第六步：畫(huà)出邏輯電路圖。第六十三頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例二：設(shè)計(jì)一個(gè)三位二進(jìn)制的串行奇校驗(yàn)電路。該電路在輸入端X上串行的接收三位二進(jìn)制數(shù)，當(dāng)?shù)谌粩?shù)碼到來(lái)時(shí)，如果已收到的1的個(gè)數(shù)為偶數(shù)，則電路輸出為1，其余情況輸出均為0。在接收到第三位數(shù)碼后，電路回復(fù)到初始狀態(tài)，等待下一個(gè)三位二進(jìn)制的校驗(yàn)。解：第一步：根據(jù)題意，建立原始狀態(tài)圖，原始狀態(tài)表。第二步：狀態(tài)化簡(jiǎn)。第三步：狀態(tài)編碼。第四步：確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式。第五步：畫(huà)邏輯電路圖。第六十四頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例三：設(shè)計(jì)一個(gè)兩位串行輸入、并行輸出雙向移位寄存器。該寄存器有X1和X2兩個(gè)輸入端，其中X2為控制端，用于控制移位方向，X1為數(shù)據(jù)輸入端。當(dāng)X2＝0時(shí)，X1往寄存器高位串行送數(shù)，寄存器鐘的數(shù)據(jù)從高位移向低位；當(dāng)X2＝1時(shí)，X1往寄存器低位串行送數(shù)，寄存器中的數(shù)據(jù)從低位移向高位。寄存器的輸出為觸發(fā)器狀態(tài)本身。第六十五頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例四：設(shè)計(jì)一位8421BCD碼同步加1計(jì)數(shù)器，用T觸發(fā)器實(shí)現(xiàn)之。

解第一步：建立原始狀態(tài)表。要設(shè)計(jì)的計(jì)數(shù)器的工作狀態(tài)很有規(guī)律，即計(jì)數(shù)狀態(tài)為000000010010…10001001第二步：狀態(tài)化簡(jiǎn)。很明顯原始狀態(tài)表中的所有狀態(tài)都不能缺少。第六十六頁(yè)，共七十四頁(yè)，編輯于2023年，星期三第三步：狀態(tài)分配。第四步：確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式。第五步：檢查無(wú)用狀態(tài)。以上設(shè)計(jì)的計(jì)數(shù)電路共存在16種狀態(tài)，其中10種有效狀態(tài)為0000～1001，6種無(wú)用狀態(tài)為1010～1111。現(xiàn)檢查，如果用已確定的激勵(lì)函數(shù)和輸出函數(shù)實(shí)現(xiàn)電路，電路是否具有自恢復(fù)能力。第六十七頁(yè)，共七十四頁(yè)，編輯于2023年，星期三例四：設(shè)計(jì)一個(gè)自動(dòng)售飲料機(jī)的邏輯電路，它的投幣口每次只能投入一枚五角或一元的硬幣。投入一元五角硬幣后機(jī)器自動(dòng)給出一杯飲料；投入兩元(兩枚一元)硬幣后，在給出飲料的同時(shí)找回一枚五角的硬幣。

第一步：畫(huà)原始狀態(tài)圖和原始狀態(tài)表。取投幣信號(hào)為輸入邏輯變量，投入一枚一元硬幣時(shí)用A=1表示，未投入時(shí)A=0；投入一枚五角硬幣用B=1表示，未投入時(shí)B=0。給出飲料和找錢(qián)為兩個(gè)輸出變量，分別以Y，Z表示。給出飲料時(shí)Y=1，不給時(shí)Y=0；找回一枚五角硬幣時(shí)Z=1，不找時(shí)Z=0。

第六十八頁(yè)，共七十四頁(yè)，編輯于2023年，星期三設(shè)未投幣前電路的初始狀態(tài)為S0，投入五角硬幣以后為S1，投入一元硬幣(包括投入一枚一元硬幣和投入兩枚五角硬幣的情況)以后為S２。再投入一枚五角硬幣后電路返回S0，同時(shí)輸出為Y=1，Z=0；如果投入的是一枚一元硬幣，則電路也應(yīng)返回S0，同時(shí)輸出為Y=1，Z=1。因此，電路的狀態(tài)數(shù)M=3已足夠。

現(xiàn)態(tài)AB00011110S0S0/00S1/00d/ddS2/00S1S1/00S2/00d/ddS0/10S2S2/00S0/10d/ddS0/11第六十九頁(yè)，共七十四頁(yè)，編輯于2023年，星期三狀態(tài)分配。由于狀態(tài)表中有3個(gè)狀態(tài)，取觸發(fā)器的位數(shù)n=2，即Q1Q0就滿足要求，假如令S0=00，S1=01，S2=10，Q1Q0=11作無(wú)關(guān)狀態(tài)，則得二進(jìn)制狀態(tài)表(Y-Z矩陣)如表所示。若電路選用D觸發(fā)器實(shí)現(xiàn)，則剛剛求出的Y-Z矩陣中的Y矩陣也就是激勵(lì)矩陣。二進(jìn)制狀態(tài)表(Y-Z矩陣)

Q1Q0AB000111100000/0001/00dd/dd10/000101/0010/00dd/dd00/1011dd/dddd/dddd/dddd/dd1010/0000/10dd/dd00/11第七十頁(yè)，共七十四頁(yè)，編輯于2023年，星期三根據(jù)卡諾圖可得激勵(lì)函數(shù)和輸出函數(shù)的表達(dá)式為

第七十一頁(yè)，共七十四頁(yè)，編輯于2023年，星期三這個(gè)電路用VHDL語(yǔ)言的狀態(tài)圖描述方法描述如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityvendorisport(clk,A,B,RD:instd_logic;Y,Z:outstd_logic);endvendor;第七十二頁(yè)，共七十四頁(yè)，編輯于2023年，星期三architectureoneofvendoristypestate_typeis(s0,s1,s2);--用戶自己定義的枚舉類(lèi)型signalstate:state_type;--信號(hào)聲明beginprocess(clk,RD)--狀態(tài)轉(zhuǎn)移進(jìn)程，clk,RD為敏感信號(hào)beginifRD='0'thenstate<=s0;--初始狀態(tài)為s0elsifclk'eventandclk='0'then--當(dāng)clk下降沿到來(lái)時(shí)執(zhí)行下面的語(yǔ)句casestateiswhens0=>ifA=‘1’thenstate<=s2;