數(shù)模與模數(shù)轉(zhuǎn)換器

數(shù)模與模數(shù)轉(zhuǎn)換器第一頁，共四十六頁，編輯于2023年，星期六一般電子（控制）系統(tǒng)的組成第二頁，共四十六頁，編輯于2023年，星期六00111、倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器

（1）結構原理R-2R電阻網(wǎng)電子開關數(shù)字輸入權電流9.1D/A轉(zhuǎn)換器

第三頁，共四十六頁，編輯于2023年，星期六（3）運算放大器的輸出電壓（2）輸出電流第四頁，共四十六頁，編輯于2023年，星期六運放的輸出電壓

若Rf=R,則有

（4）推廣到一般，輸出電流模擬輸出電壓Uo只與數(shù)字量有關—D/A轉(zhuǎn)換。第五頁，共四十六頁，編輯于2023年，星期六（5）轉(zhuǎn)換精度問題由運放的輸出電壓一般表達式

1）R-2R網(wǎng)絡精度問題2）電子開關導通時的內(nèi)阻問題制造時采用激光校準技術解決；i、采用權電流型電路解決；ii、采用把內(nèi)阻歸入2R電阻中解決；3）參考電壓VREF的精度，電阻Rf的精度用戶自己解決。第六頁，共四十六頁，編輯于2023年，星期六2、權電流型D/A轉(zhuǎn)換器

（1）結構原理權電流源一般表達式：

（2）運放輸出電壓第七頁，共四十六頁，編輯于2023年，星期六MSB

數(shù)字量

LSB模擬量11111111┇

┇100000011000000001111111┇┇00000001000000003、D/A轉(zhuǎn)換器的輸出方式

（1）單極性輸出（8位）輸出極性取決與參考電壓

極性。第八頁，共四十六頁，編輯于2023年，星期六?–+IΣRfD0D1Dn-1?±VREFVoD/A–+（2）反向輸出輸出Vo的極性與參考電壓VREF極性正好相反！第九頁，共四十六頁，編輯于2023年，星期六十進制數(shù)2的補碼模擬D7D6D5D4D3D2D1D0

1270111111112712601111110126???10000000110000000000-111111111-1???-12710000001-127-12810000000-128（3）雙極性輸出1）2的補碼正數(shù)：補碼＝原碼負數(shù)：補碼＝反碼＋1符號位第十頁，共四十六頁，編輯于2023年，星期六十進制數(shù)偏移二進制碼模擬量D7D6D5D4D3D2D1D01271111111112712611111110126???11000000110100000000-101111111-1???-12700000001-127-12800000000-1282）偏移二進制碼第十一頁，共四十六頁，編輯于2023年，星期六偏移二進制碼D’雙極性輸出電路實現(xiàn)：第十二頁，共四十六頁，編輯于2023年，星期六4D/A變換器的主要技術指標

一般用輸入數(shù)字量的有效位數(shù)來表示分辨率。一、分辨率

二、線性度

通常用非線性誤差的大小表示D/A變換器的線性度。把偏離理想的輸入－輸出特性的偏差與滿刻度輸出之比的百分數(shù)定義為非線性誤差。

三、輸出電壓(電流)的建立時間D/A轉(zhuǎn)換的速度，例如：1次/1us第十三頁，共四十六頁，編輯于2023年，星期六5、8位D/A轉(zhuǎn)換器DAC0832及其應用D/A變換器集成電路有多種型號。下面僅以DAC0832為例來介紹集成電路D/A變換器。

它是八位的D/A變換器,即在對其輸入八位數(shù)字量后，通過外接的運算放大器，可以獲得相應的模擬電壓值。第十四頁，共四十六頁，編輯于2023年，星期六DAC0832簡化電路框圖八位寄存器(1)輸入八位寄存器(2)輸入八位變換器－＋＋URRfbIout1Iout2AGNDVCCuoDGND&ILECSWR1WR2XFERA/DD7D0......11第十五頁，共四十六頁，編輯于2023年，星期六DAC0832管腳圖CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCURRfbDGNDILEXFERIout2Iout11234567891019181716151413121120CS：片選端WR1、WR2：寫入端D7--D0：數(shù)據(jù)輸入端XFER：轉(zhuǎn)移控制端ILE：鎖存使能端Iout2Iout1：電流輸出端UR：參考電壓端Rfb：內(nèi)部反饋電阻輸出端第十六頁，共四十六頁，編輯于2023年，星期六功能數(shù)據(jù)D7-D0輸入到寄存器1數(shù)據(jù)由寄存器1轉(zhuǎn)送寄存器2從輸出端取模擬量控制條件CSILEWR1WR2XFER說明01WR1=0時存入數(shù)據(jù)WR1=1時鎖定WR2=0時存入數(shù)據(jù)WR2=1時鎖定0無控制信號，隨時可取DAC0832功能表第十七頁，共四十六頁，編輯于2023年，星期六例1.DAC的連接工作第十八頁，共四十六頁，編輯于2023年，星期六例2集成DAC應用

可編程電源第十九頁，共四十六頁，編輯于2023年，星期六1ADC的組成9.2A/D轉(zhuǎn)換器

(1)采樣保持

◆采樣：就是將一個連續(xù)變化的模擬量在時間軸上離散化。

◆保持：采樣結果存儲起來，直到下次采樣。采樣器和保持電路一起總稱為采樣保持電路。第二十頁，共四十六頁，編輯于2023年，星期六＋－∞△CuITCPsA（2）采樣保持示意圖（3）采樣保持電路圖CPs的頻率（采樣頻率）fs必須滿足：fs≥2fimax

這樣才能將采樣保持后的不失真地恢復成輸入電壓。采樣：CPS=1，T導通，電容C充電，運放輸出跟蹤輸入電壓uI(t)。保持：CPS=0，T截止，電容C無路放電，運放輸出。第二十一頁，共四十六頁，編輯于2023年，星期六（4）量化編碼量化：將介于兩個離散電平之間的采樣值，歸并到這兩個離散電平之一上。編碼：將量化后的有限個整量值用n位一組數(shù)字代碼來描述以形成數(shù)字量。第二十二頁，共四十六頁，編輯于2023年，星期六（5）量化方式和量化誤差

只舍不入法量化誤差為：S(量化單位).000000011101100第二十三頁，共四十六頁，編輯于2023年，星期六2)四舍五入法量化誤差為：S/2000001100110100第二十四頁，共四十六頁，編輯于2023年，星期六

◆A/D轉(zhuǎn)換器分為：并行比較型、逐次逼近型和雙積分型三種。9.3幾種典型的A/D轉(zhuǎn)換器1、并行ADC工作原理量化：電阻串分壓構成；比較：輸入模擬電壓uI通過器與量化單位比較；存儲：比較結果由D觸發(fā)器存儲；數(shù)字量：

D觸發(fā)器輸出通過編碼器形成數(shù)字量。第二十五頁，共四十六頁，編輯于2023年，星期六三位并行ADC轉(zhuǎn)換真值表

對于n位輸出二進制碼，并行ADC就需要2n-1個比較器。并行ADC適用于速度要求很高，而輸出位數(shù)較少的場合。第二十六頁，共四十六頁，編輯于2023年，星期六2、逐次逼近型ADC

逐次逼近：采用對分搜索策略，每次以剩余段的中間數(shù)與輸入值比較。當該數(shù)小于輸入時，留下；反之棄之。而后再取去剩余段的中間數(shù)進行比較直至末位，以逼近值代替輸入值。第二十七頁，共四十六頁，編輯于2023年，星期六(1)START和CP到達，時序分配器置數(shù)01111，使Q3Q2Q1Q0=1000，D/A輸出

逐次逼近式ADC原理011111000若（2）第2個CP到分配器輸出10111，使Q3~Q0=1100，D/A輸出再與uI比較，若10111110111100（3）第3個CP使分配器輸出11011，使Q3~Q0=1010，若1010第二十八頁，共四十六頁，編輯于2023年，星期六111011111011111（4）第4個CP使分配器輸出11101，使Q3~Q0=1001，若（5）第5個CP使分配器輸出11110，使Q3~Q0=1001，轉(zhuǎn)換結束；（6）第6個CP使分配器輸出11111，Q3~Q0被打入D觸發(fā)器，轉(zhuǎn)換結果輸出。10011001第二十九頁，共四十六頁，編輯于2023年，星期六11101111101111110011001第三十頁，共四十六頁，編輯于2023年，星期六3、雙積分ADC

1)采樣階段：啟動脈沖使Qn=0，開關S與輸入信號uI連接,A/D轉(zhuǎn)換開始。積分器對uI進行反向積分。第三十一頁，共四十六頁，編輯于2023年，星期六uA＜0，比較器輸出UC=1，G門打開，n位二進制計數(shù)器從0開始計數(shù)。一直到

觸發(fā)器FnFn-1~F0為：10?0，開關S轉(zhuǎn)接至基準電源UR，采樣階段結束。第三十二頁，共四十六頁，編輯于2023年，星期六2)比較階段：積分器對-UR進行積分代入上式得求得

當uA≥0時，過零比較器輸出UC=0，G門被封鎖，計數(shù)器停止計數(shù)。假設此時計數(shù)器已記錄了N個脈沖，則N第三十三頁，共四十六頁，編輯于2023年，星期六9.4ADC的主要技術指標1.分辨率

分辨率指ADC對輸入模擬信號的分辨能力。分辨率

在最大輸入電壓一定時，輸出位數(shù)愈多，量化單位愈小，分辨率愈高。分辨率輸入最大值

例如，n＝8，（8位的ADC），Um＝5V，其分辨率為：第三十四頁，共四十六頁，編輯于2023年，星期六2.轉(zhuǎn)換誤差

轉(zhuǎn)換誤差:表示ADC實際輸出的數(shù)字量和理論值之間的差別，常用最低有效位的倍數(shù)表示。例如：轉(zhuǎn)換誤差≤±LSB/2，表示誤差小于最低位的半個字。第三十五頁，共四十六頁，編輯于2023年，星期六3.轉(zhuǎn)換速度

并行ADC轉(zhuǎn)換速度最高，八位二進制輸出的單片ADC其轉(zhuǎn)換時間在50ns內(nèi)；

逐次逼近型ADC轉(zhuǎn)換速度次之，一般在10~150μs；

雙積分式ADC轉(zhuǎn)換速度最慢，轉(zhuǎn)換時間約在幾十毫秒至幾百毫秒間。

實際應用中，應從系統(tǒng)總的位數(shù)、精度要求、輸入模擬信號的范圍及輸入信號極性等方面綜合考慮ADC的選用。

轉(zhuǎn)換時間：指ADC從轉(zhuǎn)換啟動，到輸出端得到穩(wěn)定的數(shù)據(jù)信號所經(jīng)過的時間。第三十六頁，共四十六頁，編輯于2023年，星期六第三十七頁，共四十六頁，編輯于2023年，星期六雙積分A/D轉(zhuǎn)換器實例--TC14433(MC14433)3-1/2DigitAnalog-to-DigitalConverters第三十八頁，共四十六頁，編輯于2023年，星期六GENERALDESCRIPTION(1)TheTC14433isalowpower,high-performance,mono-lithicCMOS3-1/2digitA/Dconverter.TheTC14433com-binesbothanaloganddigitalcircuitsonasingleIC,thusminimizingthenumberofexternalcomponen