第1章電子系統(tǒng)設(shè)計(jì)概論

27五月2023第1章電子系統(tǒng)設(shè)計(jì)概論課程宗旨建立現(xiàn)代數(shù)字電子系統(tǒng)設(shè)計(jì)的概念；更新傳統(tǒng)數(shù)字電路的設(shè)計(jì)觀念，建立用PLD器件取代傳統(tǒng)TTL器件設(shè)計(jì)數(shù)字電路與系統(tǒng)的思想更新數(shù)字系統(tǒng)設(shè)計(jì)手段，學(xué)會(huì)使用硬件描述語(yǔ)言（HardwareDescriptionLanguage）代替?zhèn)鹘y(tǒng)的數(shù)字電路設(shè)計(jì)方法（畫電路圖）來(lái)設(shè)計(jì)數(shù)字系統(tǒng)。1.1什么是數(shù)字系統(tǒng)？數(shù)字電子系統(tǒng)：簡(jiǎn)稱為數(shù)字系統(tǒng)。是可以完成某種（或多種）特定的、功能不單一的一種電子系統(tǒng)。數(shù)字器件：即數(shù)字IC芯片。是構(gòu)成數(shù)字系統(tǒng)的基本部件，是數(shù)字系統(tǒng)的“元素”或“細(xì)胞”。一個(gè)數(shù)字電子設(shè)備（產(chǎn)品），小到一個(gè)數(shù)字電子鐘，大到一臺(tái)數(shù)控車床或超級(jí)計(jì)算機(jī)，都是一個(gè)“數(shù)字電子系統(tǒng)”。數(shù)字系統(tǒng)與數(shù)字器件的主要區(qū)別數(shù)字系統(tǒng)一般應(yīng)包含某種控制器及受控單元，并且功能不那么單一。例如：一個(gè)大規(guī)模集成的數(shù)字存儲(chǔ)器，它一般只被認(rèn)為是一個(gè)數(shù)字器件而非一個(gè)數(shù)字系統(tǒng)。而一個(gè)數(shù)字電子鐘，雖然該數(shù)字鐘的芯片集成度并不一定很高，但它卻可被認(rèn)為是一個(gè)數(shù)字系統(tǒng)。因?yàn)閿?shù)字鐘內(nèi)不僅包含有受控單元（如計(jì)數(shù)器），也有某種控制器（如分頻控制電路、校時(shí)、預(yù)置電路等）。并不僅僅只看系統(tǒng)是否相當(dāng)復(fù)雜及芯片集成度的高低。計(jì)算機(jī)中使用的內(nèi)存條一個(gè)聲音處理系統(tǒng)應(yīng)用中的數(shù)字系統(tǒng)芯片數(shù)字器件數(shù)字器件是構(gòu)成數(shù)字系統(tǒng)的“元素”或“細(xì)胞”；標(biāo)準(zhǔn)TTL或CMOS數(shù)字集成電路（如各種門電路、計(jì)數(shù)器、寄存器、譯碼器等），是數(shù)字器件。最簡(jiǎn)單的邏輯器件是與、或、非門（74LS00，74LS04等），在此基礎(chǔ)上可實(shí)現(xiàn)復(fù)雜的時(shí)序和組合邏輯功能。近來(lái)人們已經(jīng)能夠在單一半導(dǎo)體芯片上設(shè)計(jì)、制造百萬(wàn)個(gè)以上的晶體管，這種高集成度的IC芯片已經(jīng)開始具備以往一個(gè)數(shù)字系統(tǒng)的全部特性與功能，這就產(chǎn)生了現(xiàn)代所謂的“單片系統(tǒng)”（SOC，即SystemOnaChip）和SOPC。此時(shí)數(shù)字器件已發(fā)展成為數(shù)字系統(tǒng)由于單片系統(tǒng)集成度高、功耗低、功能強(qiáng)大，工作可靠，正受到人們?cè)絹?lái)越大的重視,今后必將會(huì)有光明的發(fā)展前景。數(shù)字器件焊在電路板上的數(shù)字器件給單片機(jī)作接口控制的數(shù)字芯片SOPC系統(tǒng)Sopc系統(tǒng)可編程邏輯器件可編程邏輯器件（PLD－－ProgrammableLogicDevice）是一種通用的電子器件，其功能不是固定不變的，而是可根據(jù)用戶的需要而進(jìn)行改變，即：可通過(guò)編程設(shè)計(jì)的方法來(lái)定義器件的邏輯功能。這頗類似于單片機(jī)的特性。但是PLD與MCU有基本的不同：MCU是通過(guò)軟件（指令）來(lái)實(shí)現(xiàn)預(yù)期的功能；而PLD是通過(guò)內(nèi)部硬件布線、以硬件來(lái)實(shí)現(xiàn)預(yù)期的功能。所以PLD完成邏輯功能的工作速度比MCU要快得多。1.2構(gòu)建數(shù)字系統(tǒng)的途徑1.標(biāo)準(zhǔn)化的中、小規(guī)模數(shù)字集成電路。特點(diǎn)：簡(jiǎn)單易用、價(jià)格低廉，應(yīng)用廣泛，集成度較低，功能受限。一般需要用較多的芯片才能構(gòu)建一個(gè)數(shù)字系統(tǒng),并需要進(jìn)行大量的芯片間連線，致使系統(tǒng)構(gòu)成復(fù)雜、功耗高、可靠性偏低。標(biāo)準(zhǔn)化的中、小規(guī)模數(shù)字集成電路是設(shè)計(jì)數(shù)字系統(tǒng)的基本方法之一。構(gòu)建數(shù)字系統(tǒng)的途徑－使用CPU、MCU及DSP2.基于LSI(大規(guī)模集成LargeScaleIntegration)或VLSI(超大規(guī)模集成技術(shù)（VeryLargeScaleIntegration）的微處理器。如各種通用或嵌入式CPU、MCU（微控制器）及數(shù)字信號(hào)處理器DSP。使用CPU、MCU及DSP的系統(tǒng)使用CPU、MCU及DSP構(gòu)建數(shù)字系統(tǒng)特點(diǎn)：CPU、MCU、DSP依靠執(zhí)行指令（軟件）可以方便的實(shí)現(xiàn)幾乎任意的數(shù)字邏輯功能，其應(yīng)用靈活性極強(qiáng)。但這些微處理器一般需要一定的數(shù)字接口器件相配合才能有效工作；依靠執(zhí)行軟件來(lái)完成數(shù)字邏輯功能的工作方法導(dǎo)致其工作速度相對(duì)較慢，故在一些需要高速、實(shí)時(shí)工作的應(yīng)用場(chǎng)合它們的應(yīng)用就受到一定的限制。3.基于LSI或VLSI的專用集成電路ASICASIC(即ApplicationSpecificIC)是一種為完成某種特定的電路功能而專門設(shè)計(jì)、生產(chǎn)的IC器件。特點(diǎn)：需要專門設(shè)計(jì)/定制，大規(guī)模集成。性能強(qiáng)、功耗低、工作可靠性高、保密性高、大批量應(yīng)用時(shí)成本也較低；但其功能專一且不能改變，不適宜在電子產(chǎn)品的研發(fā)階段予以使用。ASIC分類：按功能的不同可分為：數(shù)字ASIC、模擬ASIC及混合型ASIC。綜合言之，使用ASIC進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)需要較高的開發(fā)費(fèi)用、設(shè)計(jì)與制造周期也較長(zhǎng)。所以ASIC只適合在大批量工業(yè)應(yīng)用的場(chǎng)合中使用。4.基于LSI/VLSI的可編程邏輯器件PLD(Programmab1eLogicDvice)。PLD是一種從二十世紀(jì)70年代開始發(fā)展起來(lái)的一種完全由用戶自行定義芯片邏輯功能的“通用型”數(shù)字器件。它可以看作是半定制ASIC的一個(gè)重要分支,也是目前數(shù)字電子技術(shù)中發(fā)展最為迅速的一個(gè)領(lǐng)域。芯片廠商將其作為一種通用數(shù)字器件進(jìn)行設(shè)計(jì)、生產(chǎn)；而用戶則可以在相應(yīng)的EDA開發(fā)系統(tǒng)的支持下自行對(duì)PLD進(jìn)行功能定義與設(shè)計(jì)。經(jīng)過(guò)用戶定義與設(shè)計(jì)的PLD器件就立即變成了具有用戶所要求的特定功能的專用集成電路ASIC。如果設(shè)計(jì)有誤，用戶只需修改錯(cuò)誤，重新對(duì)芯片進(jìn)行定義配置即可。在這個(gè)意義上說(shuō)，通用型的數(shù)字器件PLD可以歸之為一種半定制的ASIC。顯然這種具有即改即用特性的PLD器件的出現(xiàn)，使現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)與開發(fā)進(jìn)入到了一種嶄新的階段。PLD的特點(diǎn)：由用戶自定義器件的功能、大規(guī)模集成。設(shè)計(jì)周期短、設(shè)計(jì)風(fēng)險(xiǎn)低、應(yīng)用靈活、系統(tǒng)功能強(qiáng)大、功耗低。用PLD來(lái)進(jìn)行數(shù)字系統(tǒng)的開發(fā)與設(shè)計(jì)已成為現(xiàn)代電子設(shè)計(jì)的一種方向與潮流。百萬(wàn)門級(jí)的PLD芯片1.3可編程邏輯器件與EDA技術(shù)其實(shí)，最早的可編程邏輯器件就是可寫入存貯器(PROM)，包括（三種）▲可編程只讀存貯器(PROM)、▲紫外線可擦除的只讀存貯器(EPROM)▲電可擦除只讀存貯器(EEPROM)。由于結(jié)構(gòu)的限制，這類芯片雖然能夠完成一些簡(jiǎn)單的組合邏輯電路功能，但它們一般也只作為存貯器來(lái)使用。通用可編程邏輯器件到了20世紀(jì)70年代人們研制出了可編程邏輯器件，包括：▲PLA(Programmab1eLogicArray即可編程邏輯陣列)▲PAL(Programmab1eArrayLogic即可編程陣列邏輯)▲GAL(GeneralArrayLogic即通用陣列邏輯)。PAL/PLA/GAL器件的集成度一般都不超過(guò)1000門，故被稱為簡(jiǎn)單可編程邏輯器件SPLD(SimpleProgrammab1eLogicDevice)。PLA因電路復(fù)雜、編程設(shè)計(jì)較困難，發(fā)展緩慢，很少應(yīng)用。GAL是在PAL的基礎(chǔ)上改進(jìn)設(shè)計(jì)后問(wèn)世，至今仍得到廣泛應(yīng)用。這些早期的SPLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性良好的數(shù)字邏輯功能，是取代74系列邏輯器件的通用數(shù)字芯片。但其相對(duì)簡(jiǎn)單的電路結(jié)構(gòu)也使它們只適合完成不是太復(fù)雜的數(shù)字邏輯功能。傳統(tǒng)的數(shù)字電路設(shè)計(jì)使用中、小規(guī)模器件設(shè)計(jì)電路（74、54系列與CD4000、CD4500系列）進(jìn)行邏輯電路設(shè)計(jì)。各種門電路（74LS02/04/06）觸發(fā)器（74LS74）編碼器（74LS148）譯碼器（74LS154）比較器（74LS85）計(jì)數(shù)器（74LS193）移位寄存器（74LS194）………傳統(tǒng)的數(shù)字電路設(shè)計(jì)方法邏輯（布爾）代數(shù)是數(shù)字電路理論基礎(chǔ)數(shù)字電路設(shè)計(jì)的基本方法組合電路設(shè)計(jì)問(wèn)題邏輯關(guān)系真值表化簡(jiǎn)(卡諾圖)邏輯圖時(shí)序電路設(shè)計(jì)列出原始狀態(tài)轉(zhuǎn)移圖和表狀態(tài)優(yōu)化狀態(tài)分配觸發(fā)器選型求解方程式邏輯圖設(shè)計(jì)方法的局限卡諾圖只適用于輸入比較少的函數(shù)的化簡(jiǎn)。采用“搭積木”的方法的方法進(jìn)行設(shè)計(jì)。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。設(shè)計(jì)系統(tǒng)所需要的芯片種類多，且數(shù)量很大。采用中小規(guī)模器件的局限電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低－－應(yīng)提高芯片的集成度設(shè)計(jì)比較困難－－將手工設(shè)計(jì)方法提升為計(jì)算機(jī)輔助設(shè)計(jì)方法（使用EDA設(shè)計(jì)工具）。電路存儲(chǔ)、修改都麻煩－－使用EDA設(shè)計(jì)工具PLD器件與設(shè)計(jì)技術(shù)的出現(xiàn)改變了這一切PLD出現(xiàn)的背景電路集成度不斷提高SSIMSILSIVLSI計(jì)算機(jī)技術(shù)的發(fā)展使EDA技術(shù)得到廣泛應(yīng)用設(shè)計(jì)方法的發(fā)展自下而上自上而下用戶需要設(shè)計(jì)自己需要的專用電路與器件專用集成電路（ASIC－ApplicationSpecificIntegratedCircuits）開發(fā)周期長(zhǎng)，投入大，風(fēng)險(xiǎn)大可編程器件(PLD)：開發(fā)周期短，投入小，風(fēng)險(xiǎn)小PLD器件的優(yōu)點(diǎn)PLD集成度高，可以替代多至幾千塊通用IC芯片極大減小電路的面積，降低功耗，提高可靠性CAD技術(shù)的發(fā)展提供了完善先進(jìn)的EDA開發(fā)工具提供語(yǔ)言、圖形、波形等設(shè)計(jì)方法，靈活、方便通過(guò)仿真工具來(lái)驗(yàn)證設(shè)計(jì)的正確性，提高設(shè)計(jì)的成功率。可以反復(fù)地擦除、編程配置，方便進(jìn)行設(shè)計(jì)修改和升級(jí)。靈活地定義管腳功能，簡(jiǎn)化應(yīng)用減輕設(shè)計(jì)工作量，縮短系統(tǒng)開發(fā)時(shí)間保密性好一個(gè)PLD芯片：GAL16V8復(fù)雜可編程邏輯器件20世紀(jì)80年代中期美國(guó)Altera公司和Xilinx公司分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型復(fù)雜可編程邏輯器件CPLD(ComplexProgrammab1eLogicDvice)和與標(biāo)準(zhǔn)門陣列結(jié)構(gòu)類似的現(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgrammableGateArray)。CPLD/FPGA的集成度可做得很大（可達(dá)幾萬(wàn)到幾百萬(wàn)門/片），用它可以替代幾十至幾千塊普通的標(biāo)準(zhǔn)數(shù)字集成芯片。用這樣的CPLD/FPGA實(shí)際上就能實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)或子系統(tǒng)。這種高功能、高集成度的器件目前在世界范圍都受到電子設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。與專用ASIC芯片相比，CPLD/FPGA具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此已廣泛應(yīng)用于數(shù)字系統(tǒng)與數(shù)字產(chǎn)品的設(shè)計(jì)與生產(chǎn)中。幾乎所有應(yīng)用門陣列、ASIC、SPLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合都可應(yīng)用CPLD或FPGA器件。由于Altera公司的CPLD器件系列和Xilinx公司的FPGA器件系列開發(fā)較早，種類較多，功能最強(qiáng)，因此其知名度也最高，它們占用了較大的PLD市場(chǎng)分額。一個(gè)PLD芯片：EP1K100集成度10萬(wàn)門；內(nèi)含約100個(gè)晶體管管腳數(shù)目：208個(gè)電源：3.3V（I/O）2.5V（內(nèi)核）速度250MHz內(nèi)部資源4992個(gè)邏輯單元10萬(wàn)個(gè)邏輯門49152bit的RAMPLD的發(fā)展趨勢(shì)向高集成度、高速度方向進(jìn)一步發(fā)展最高集成度已達(dá)到600萬(wàn)門向SOPC方向發(fā)展可設(shè)計(jì)片內(nèi)CPU、DSP及接口控制電路，構(gòu)成各種嵌入式系統(tǒng)。向低電壓和低功耗方向發(fā)展，5V3.3V2.5V1.8V1.5V或更低內(nèi)嵌多種功能模塊RAM，ROM，F(xiàn)IFO，DSP，CPU向數(shù)、?；旌峡删幊谭较虬l(fā)展（內(nèi)含ADC、DAC、PWM、PLL等）SOPC設(shè)計(jì)世界上主要的PLD生產(chǎn)廠家最大的PLD供應(yīng)商之一FPGA的發(fā)明者，最大的PLD供應(yīng)商之一ISP技術(shù)的發(fā)明者提供軍品及宇航級(jí)產(chǎn)品Altera公司▲世界最大的可編程邏輯器件供應(yīng)商之一。主要PLD產(chǎn)品有：MAX3000/7000/9000、FELX6K/8K/10K、ACEX1K、APEX20K、Cyclone、Stratics等系列。其中Cyclone、Stratics系列器件是SOPC器件?！_發(fā)工具M(jìn)axplusII/QuartusII是一種相當(dāng)成功的CPLD開發(fā)平臺(tái)。在我國(guó)高校中使用面很大。對(duì)AHDL設(shè)計(jì)有很好的支持?！玀axplusII/QuartusII系統(tǒng)的VHDL/VerilogHdl綜合能力不夠強(qiáng),須借助其他EDA公司的HDL綜合工具才能很好的對(duì)VHDL/VerilogHdl設(shè)計(jì)進(jìn)行深層次的設(shè)計(jì)與應(yīng)用開發(fā)。Xilinx公司▲世界最大的可編程邏輯器件供應(yīng)商之一。產(chǎn)品種類較全，主要有：XC9500/4000，Spartan,Vertex，Coolrunner(XPLA3)等。其開發(fā)軟件為Foundition和ISE等，它們具有強(qiáng)大的系統(tǒng)設(shè)計(jì)、綜合與仿真功能。Altera和Xilinx的CPLD/FPGA決定了PLD技術(shù)的發(fā)展方向，這兩家公司的產(chǎn)品占了世界PLD市場(chǎng)份額約60％。EDA技術(shù)PLD器件尤其是大規(guī)模集成的CPLD/FPGA器件的設(shè)計(jì)與應(yīng)用必須要得到電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation,即EDA）工具軟件的支持。這是PLD器件與普通數(shù)字邏輯器件（如74/54系列TTL器件和CD4000系列CMOS器件）在應(yīng)用方法上最顯著的差異。隨著數(shù)字集成電路集成度的提高，從：ＳＳＩ(SmallScaleIntegrasted,小規(guī)模集成，≤100半導(dǎo)體元件)、ＭＳＩ（MidleScaleIntegrasted,中規(guī)模集成，≤1,000半導(dǎo)體元件）ＬＳＩ(LargeScaleIntegrasted,大規(guī)模集成，≤10,000元件)ＶＬＳＩ(VeryLargeScaleIntegrasted，超大規(guī)模集成，>10,000半導(dǎo)體元件)；數(shù)字系統(tǒng)的設(shè)計(jì)方法，也隨著同時(shí)代微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展而從手工電路設(shè)計(jì)走向了電子設(shè)計(jì)自動(dòng)化(EDA)設(shè)計(jì)的階段。EDA設(shè)計(jì)EDA是以電子計(jì)算機(jī)為設(shè)計(jì)工具和設(shè)計(jì)平臺(tái)、以電子線路硬件描述語(yǔ)言HDL(HardwareDescriptionLanguage)為主要系統(tǒng)描述手段，綜合現(xiàn)代CAD（計(jì)算機(jī)輔助設(shè)計(jì)）、CAT（計(jì)算機(jī)輔助測(cè)試）、CAE（計(jì)算機(jī)輔助工程）技術(shù)、自動(dòng)、高速的完成系統(tǒng)電路邏輯編譯、邏輯化簡(jiǎn)、邏輯綜合、邏輯仿真、邏輯優(yōu)化直至邏輯芯片版圖實(shí)現(xiàn)，是一種自動(dòng)化電子系統(tǒng)與IC設(shè)計(jì)的技術(shù)和設(shè)計(jì)工具。大規(guī)?；虺笠?guī)模集成器件的開發(fā)與應(yīng)用、電子系統(tǒng)功能的提高，使得相應(yīng)的設(shè)計(jì)和驗(yàn)證變得十分復(fù)雜。手工化的電子設(shè)計(jì)已經(jīng)難以開展甚至不可能進(jìn)行,只有依靠計(jì)算機(jī)輔助設(shè)計(jì)，才能進(jìn)行LSI和VLSI的設(shè)計(jì)與開發(fā)。EDA應(yīng)用的三方面EDA主要能輔助進(jìn)行4方面的系統(tǒng)設(shè)計(jì)與開發(fā)工作：1、電子線路設(shè)計(jì);(如PROTEL中的SCH設(shè)計(jì))2、PCB設(shè)計(jì);(如PROTEL中的PCB設(shè)計(jì))3、IC設(shè)計(jì);(如CANDENCE公司的SPW系統(tǒng))4、PLD設(shè)計(jì)(如MaxplusII/QuartusII中的GDF和HDL設(shè)計(jì))沒有EDA技術(shù)的支持，想要完成復(fù)雜的電子系統(tǒng)和大規(guī)模集成電路的設(shè)計(jì)與制造是不可想象的，反過(guò)來(lái)，生產(chǎn)制造技術(shù)的不斷進(jìn)步又對(duì)EDA技術(shù)提出新的要求。沒有EDA技術(shù)的進(jìn)步，就無(wú)法有效的設(shè)計(jì)與應(yīng)用現(xiàn)代復(fù)雜電子系統(tǒng)和大規(guī)模集成電路芯片，也不會(huì)有現(xiàn)代電子技術(shù)的今天EDA技術(shù)的迅猛發(fā)展，使得整個(gè)電子系統(tǒng)設(shè)計(jì)與微電子器件設(shè)計(jì)的面貌發(fā)生了深刻改變。因此，學(xué)習(xí)和掌握電子系統(tǒng)的EDA設(shè)計(jì)方法和EDA開發(fā)工具，是我們掌握現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)的必需之路。世界最知名的專業(yè)EDA公司1、CANDENCE公司2、SYNOPSYS公司3、