脈沖與數字電路門電路

關于脈沖與數字電路門電路第1頁，課件共51頁，創(chuàng)作于2023年2月門電路是用以實現邏輯關系的電子電路，與我們所講過的基本邏輯關系相對應，門電路主要有：與門、或門、與非門、或非門、異或門等。在數字電路中，一般用高電平代表1、低點平代表0，即所謂的正邏輯系統(tǒng)?！?.1概述第2頁，課件共51頁，創(chuàng)作于2023年2月10ViVoKVccR只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替第3頁，課件共51頁，創(chuàng)作于2023年2月R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關特性：第4頁，課件共51頁，創(chuàng)作于2023年2月二極管與門FD1D2AB+12V設二極管的飽和壓降為0.3伏?！?.2分立元件門電路

第5頁，課件共51頁，創(chuàng)作于2023年2月二極管或門FD1D2AB-12V第6頁，課件共51頁，創(chuàng)作于2023年2月R1DR2AF+12V+3V三極管非門嵌位二極管（三極管的飽和壓降假設為0.3付）第7頁，課件共51頁，創(chuàng)作于2023年2月R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門第8頁，課件共51頁，創(chuàng)作于2023年2月1.體積大、工作不可靠。2.需要不同電源。3.各種門的輸入、輸出電平不匹配。分立元件門電路的缺點第9頁，課件共51頁，創(chuàng)作于2023年2月2.3.1TTL與非門的基本原理與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據電路內部的結構，可分為DTL、TTL、HTL、MOS管集成門電路等。§2.3TTL集成門電路第10頁，課件共51頁，創(chuàng)作于2023年2月TTL與非門的內部結構+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第11頁，課件共51頁，創(chuàng)作于2023年2月1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導通三個PN結導通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第12頁，課件共51頁，創(chuàng)作于2023年2月+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一輸入為低電平（0.3V）時“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！第13頁，課件共51頁，創(chuàng)作于2023年2月2.輸入全為高電平（3.4V）時“1”全導通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第14頁，課件共51頁，創(chuàng)作于2023年2月2.輸入全為高電平（3.4V）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V第15頁，課件共51頁，創(chuàng)作于2023年2月一、電壓傳輸特性2.3.2TTL與非門的特性和技術參數測試電路&+5Vuiu0第16頁，課件共51頁，創(chuàng)作于2023年2月u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平第17頁，課件共51頁，創(chuàng)作于2023年2月1.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認為合格。

典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時，認為ui是低電平。ui>UT時，認為ui是高電平。UT=1.4V第18頁，課件共51頁，創(chuàng)作于2023年2月二、輸入、輸出負載特性&&？1.前后級之間電流的聯系第19頁，課件共51頁，創(chuàng)作于2023年2月R1T1+5V前級輸出為高電平時前級后級反偏前級流出電流IOH（拉電流）+5VR4R2R5T3T4第20頁，課件共51頁，創(chuàng)作于2023年2月前級輸出為低電平時R1T1+5V前級后級流入前級的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c1第21頁，課件共51頁，創(chuàng)作于2023年2月灌電流的計算飽和第22頁，課件共51頁，創(chuàng)作于2023年2月關于電流的技術參數第23頁，課件共51頁，創(chuàng)作于2023年2月2.扇出系數與門電路輸出驅動同類門的個數+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時例如：第24頁，課件共51頁，創(chuàng)作于2023年2月+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時第25頁，課件共51頁，創(chuàng)作于2023年2月輸出低電平時，流入前級的電流（灌電流）：輸出高電平時，前級流出的電流（拉電流）：一般與非門的扇出系數為10。

由于IOL、IOH的限制，每個門電路輸出端所帶門電路的個數，稱為扇出系數。第26頁，課件共51頁，創(chuàng)作于2023年2月3.輸入端通過電阻R接地的情況Rui輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第27頁，課件共51頁，創(chuàng)作于2023年2月R較小時R較小時，ui<UT

相當輸入低電平，所以輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第28頁，課件共51頁，創(chuàng)作于2023年2月R增大RuiuiUT時，輸入變高，輸出變低電平。R臨界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第29頁，課件共51頁，創(chuàng)作于2023年2月1.懸空的輸入端相當于接高電平。2.為了防止干擾，可將懸空的輸入端接高電平。說明第30頁，課件共51頁，創(chuàng)作于2023年2月4.平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間第31頁，課件共51頁，創(chuàng)作于2023年2月2.4.1集電極開路的與非門（OC門）集電極懸空無T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T4§2.4其它類型的TTL門電路第32頁，課件共51頁，創(chuàng)作于2023年2月&符號！第33頁，課件共51頁，創(chuàng)作于2023年2月應用時輸出端要接一上拉負載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC第34頁，課件共51頁，創(chuàng)作于2023年2月1.OC門可以實現“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級UCCRLT5T5T5F第35頁，課件共51頁，創(chuàng)作于2023年2月F=F1F2F3?任一導通F=0UCCRLF1F2F3F第36頁，課件共51頁，創(chuàng)作于2023年2月全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F第37頁，課件共51頁，創(chuàng)作于2023年2月2.負載電阻RL和電源UCC可以根據情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實現對其它電路的控制。第38頁，課件共51頁，創(chuàng)作于2023年2月問題1.如何確定上拉電阻RL?（RL(max)

RL(min)）參考：閻石《數字電子技術基礎》P802.一般的TTL與非門能否線與？參考：楊福生《電子技術》P320第39頁，課件共51頁，創(chuàng)作于2023年2月2.4.2三態(tài)門E---控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDE第40頁，課件共51頁，創(chuàng)作于2023年2月01截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE第41頁，課件共51頁，創(chuàng)作于2023年2月10導通截止截止高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5ABDE第42頁，課件共51頁，創(chuàng)作于2023年2月&ABF符號功能表低電平起作用第43頁，課件共51頁，創(chuàng)作于2023年2月&ABF符號功能表高電平起作用第44頁，課件共51頁，創(chuàng)作于2023年2月０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3輪流接入高電平，將不同數據（A、B、C）分時送至總線。E1E2E3公用總線ABC第45頁，課件共51頁，創(chuàng)作于2023年2月2.5.1MOS反相器0UDSID負載線ui=“1”ui=“0”uo=“0”uo=“1”uiuoUCCRDS§2.5MOS門電路

第46頁，課件共51頁，創(chuàng)作于2023年2月uiuoUCCuiuoUCC實際結構？等效結構第47頁，課件共51頁，創(chuàng)作于2023年2月2.5.2CMOS反相器UCCST2DT1