FPGA提供了什么價(jià)值

FPGA在半體的位如何在史迭代脫穎而？FGA是一種特殊的邏輯芯片和其它邏輯芯片的不同之處在于用戶可以隨定義其硬件功能FGA又稱現(xiàn)場(chǎng)可編程門陣列（Fed-ograabeGaterray在195年由賽靈思創(chuàng)始人ossFrean發(fā)明，是在硅片上預(yù)先設(shè)計(jì)實(shí)現(xiàn)的具有可編程特性邏輯芯。FGA的命名反映誕生的特：現(xiàn)可編程（Feld-rgraabe：在0年代，芯片的配置大多數(shù)保在掩膜的OM或者OM里，更改芯片功能需要將芯片拆下返回晶圓修，即“ask-prograabe。而FGA可以使客在拿到芯片后通過(guò)本或者遠(yuǎn)配置FG，在使的“現(xiàn)（Fed”實(shí)?？删幨侵窮GA底層邏輯運(yùn)算單元的連線及邏輯布局沒(méi)有固，因可以實(shí)現(xiàn)任意數(shù)字邏輯功。雖然P、GPU都可以實(shí)現(xiàn)編程但這種可編程是指改變其寄存器的配置用戶并不能改變其硬件功能而FGA可編的是硬件可編程，內(nèi)部的邏塊、連線、/O等資都可以由用戶配，使同一片F(xiàn)GA既可以在5G的基實(shí)現(xiàn)信道編碼的功，也可在重新配后放在數(shù)控機(jī)床中實(shí)現(xiàn)電機(jī)控的功能。因此FGA又被稱“萬(wàn)能”芯片。門陣列（Gerra：FGA被認(rèn)為是（Gae）的“陣（rray，芯片就像一片空白畫(huà)布一樣可以被配置實(shí)現(xiàn)不同功的電路同時(shí)門陣亦是FGA誕生時(shí)對(duì)標(biāo)競(jìng)爭(zhēng)產(chǎn)是一種可定制的，但只有布線是改的固化的晶體管是預(yù)先放置好無(wú)法更而FGA是邏輯單元和布線均反復(fù)更。門陣在90年代普遍應(yīng)用百萬(wàn)門級(jí)的復(fù)雜電子系統(tǒng)中而當(dāng)時(shí)FGA的邏輯門數(shù)普遍在不超過(guò)5萬(wàn)門的水平隨著電子系統(tǒng)復(fù)雜度提升門陣列的架愈發(fā)冗余而基于LT的FGA架構(gòu)更精簡(jiǎn)，更能勝任高密度的設(shè)計(jì)。因此90年代末，F(xiàn)GA在突破了百萬(wàn)門級(jí)的限后，迅替代門陣。圖：PA的特征在于硬件可編程資料來(lái)源：賽靈思，繪制圖：PA實(shí)物圖（從左到右依次為Xx、tera、tera、ctel的PPD芯片）資料來(lái)源：英特爾，半導(dǎo)產(chǎn)可以分為數(shù)字芯模擬芯分立器件光電子和傳感四大類數(shù)字芯片是最大的市場(chǎng)。其中光電傳感器常見(jiàn)產(chǎn)品有激光二極管壓力傳感器2022年全球市場(chǎng)規(guī)為65億美元常見(jiàn)的分立器件有GT電容電阻等2022年全球市場(chǎng)規(guī)模30億美元在集成電）中模擬芯負(fù)處理時(shí)間和幅值都連續(xù)的模擬信號(hào)2022年全球市場(chǎng)規(guī)模達(dá)到890億美元；而數(shù)字芯負(fù)責(zé)處理以高低電平代表1-0的數(shù)字信號(hào)市場(chǎng)規(guī)模3849億美元，占半導(dǎo)體市近0，是半導(dǎo)體最大市場(chǎng)。邏輯芯片是數(shù)字電路的主體，負(fù)責(zé)信號(hào)的交互處理。數(shù)字芯片主要可以分為三大類：1）微器件（Mcoroess即、GP、MC、P芯片一負(fù)責(zé)控制、計(jì)算和信號(hào)處，占數(shù)字芯片整體市場(chǎng)規(guī)模的20；2）邏輯芯片（oi，負(fù)責(zé)電子系統(tǒng)內(nèi)部數(shù)字信號(hào)的交互和處，約45；）存儲(chǔ)（Meor，負(fù)責(zé)存儲(chǔ)指令和數(shù)，占約35，ADFLS、M都是常見(jiàn)存芯片。而根據(jù)應(yīng)用范的不同，邏輯芯片又分為通用邏和特定應(yīng)用邏輯P和）兩大類。FGA屬于通邏輯芯片中可編程器（雖然僅占邏輯芯片的5但在不少場(chǎng)景中是必須使用。圖：全球半導(dǎo)體市場(chǎng)圖譜（02，PA屬于邏輯芯片中的可編程邏輯器件資料來(lái)源：WSTS，MarketsandMarkets，整理繪制例如在G基站的信號(hào)處大型芯片的原型仿等領(lǐng)會(huì)大量使用到FGA芯片但今FGA的應(yīng)用早已脫離出了傳統(tǒng)的通領(lǐng)域，以其獨(dú)特高并高靈活的特，不斷向深度學(xué)習(xí)拓展?jié)B，在人工智能時(shí)代重要性愈發(fā)凸。盡管FGA現(xiàn)是個(gè)相對(duì)小眾的市（全球約80億美元，市場(chǎng)規(guī)模僅有微處理器的大約十分之一但以其優(yōu)越的商業(yè)模式和在人工智能時(shí)代潛力撐起了龍賽靈近500億美元的市值。D誕生的動(dòng)因來(lái)自于IC和P的不足通過(guò)可編即“改來(lái)滿降低芯片設(shè)計(jì)風(fēng)險(xiǎn)的需。L（rograabeLogcevce）即可編程邏輯器，在70代LD被發(fā)明之前，復(fù)雜和高性能的電子系統(tǒng)都由（ppcatonpecfctandadrouct或者（ppcatonpecfcntergrtedrcuts實(shí)現(xiàn)的但P和C制造費(fèi)且昂貴制造完后功能就固定了一旦出問(wèn)便難以更改，因此人們需要一種可在使用能更改功能，即“可編程”的器，以減少設(shè)計(jì)的時(shí)間和風(fēng)，LD應(yīng)運(yùn)而生作為L(zhǎng)D之一的L，發(fā)明者tera公司的名字也體現(xiàn)了這一特——tera即“terabe指芯片功能是“可更”的。圖：PA發(fā)明初衷是彌補(bǔ)當(dāng)時(shí)D和SC之間的缺環(huán)圖：自1985年發(fā)明以來(lái)，PA在容量和集成度上不斷進(jìn)化資料來(lái)源：MaxMaxfield，繪制 資料來(lái)源：賽靈思，繪制FGA并不是第一個(gè)被創(chuàng)造出來(lái)的可編程邏輯器件由于其架構(gòu)能滿足不斷增長(zhǎng)的容量和速度的需求終打敗了D等的競(jìng)爭(zhēng)產(chǎn)，成為獨(dú)占鰲頭可編邏輯器件）第一個(gè)D是O誕生于70年代與隨后的LLGL架構(gòu)類都是基““的陣列因此并稱為（ipe。其原理是任何邏輯表達(dá)式都可簡(jiǎn)化“與-或”或者“-與的表達(dá)形式。優(yōu)點(diǎn)是編程簡(jiǎn)便，但陣列式的結(jié)特點(diǎn)使得輸入增加時(shí)芯片體很快就會(huì)變得過(guò)因此在80年代初tea發(fā)明了（oex，內(nèi)部用中央連陣列完多個(gè)L（L）的互，比全連節(jié)省空。LD的性能及復(fù)雜度要好于L但由于同樣是基于乘積（produc-ter的架構(gòu)仍無(wú)法勝大型的設(shè)計(jì)。隨后在985年，賽靈思創(chuàng)始人oseFrean發(fā)明的FG，在容量和可擴(kuò)展性上遠(yuǎn)好于L，從此彌補(bǔ)了LD和/AP的缺環(huán)，即可編程器在大型系設(shè)計(jì)上的缺，并在發(fā)明后的10年，即0年代后，制造成本大幅降，開(kāi)始飛替代LD和L，現(xiàn)在已幾乎成了LD的“代名詞。發(fā)明以來(lái)FGA不僅邏輯單元在不斷提升集成度在不斷提高，向異構(gòu)化發(fā)。世界第一片F(xiàn)GA是賽靈思的2064僅有64個(gè)邏輯單元使用25μm制程在摩爾定律加持下FGA容量和性能不斷提升如今賽靈思最先進(jìn)的產(chǎn)為208年開(kāi)始推出的ersl系列最高有753K的邏輯單元不僅邏輯單元數(shù)遠(yuǎn)超第一片F(xiàn)G，形亦脫離了傳統(tǒng)FGA的范疇，包含了P、S、AI引擎等多個(gè)單，是一包含了FGA的異構(gòu)計(jì)算平（異構(gòu)片上有兩及以上處理器，一般指集成了。圖：SPD大多基于與陣列和或陣列，缺點(diǎn)在于在容量擴(kuò)展時(shí)系統(tǒng)極易變得冗余資料來(lái)源：華中科技大學(xué)，繪制此外FGA大多基于M技，使其往往容易跟上最技術(shù)節(jié)點(diǎn)，最在D中脫穎而出。LD大多是基于熔（O和OEOM技術(shù)實(shí)現(xiàn)可編LD大多是基于OM或者Fash，這些技術(shù)都往往落后最新節(jié)點(diǎn)一代或更代而根據(jù)配置單的不同F(xiàn)GA可以分成三基于M技術(shù)的FG，這是FGA的主流技，雖然RAM易失性的特點(diǎn)其需要外部的存儲(chǔ)來(lái)保配置文件，但由于M總在每一代OS工藝的最前AM型的FGA往往能跟上最新的技術(shù)節(jié)這一特點(diǎn)足以抵消需要外部存儲(chǔ)不足基于反熔絲的FG最明顯的特點(diǎn)是被射線擊中后晶體管不易發(fā)“翻轉(zhuǎn)但反熔絲資源數(shù)少不適合做復(fù)的信號(hào)處因此在宇航級(jí)電子系統(tǒng)常用于監(jiān)控和重配置M型FGctl現(xiàn)crochp子公的以其反熔絲FGA聞名基于M或FH的FG，特點(diǎn)是能立即啟（nstant-on，因?yàn)樗麄兌际欠且资源妫灰渲眠^(guò)一次就能保持電路狀態(tài)但技術(shù)節(jié)點(diǎn)同樣落后M一代或更代。表：與其它PD不同，PA主要基于M技術(shù)，使得技術(shù)節(jié)點(diǎn)總能保持最新可編程技術(shù)相關(guān)器件特點(diǎn)熔絲PROMPD早期的PD技術(shù)，現(xiàn)在已經(jīng)不使用反熔絲（Ant-fus）FPGA抗輻射性強(qiáng)，但無(wú)法重新編程，資源數(shù)也較少，技術(shù)節(jié)點(diǎn)落后一代或更多PROMPD、PD現(xiàn)在已經(jīng)很少使用SRAM 、部分CD 可擴(kuò)展性最強(qiáng)，雖然需要外部存儲(chǔ)，但技術(shù)節(jié)點(diǎn)容易保持最新PROM/FshPSRAM 、部分CD 可擴(kuò)展性最強(qiáng)，雖然需要外部存儲(chǔ)，但技術(shù)節(jié)點(diǎn)容易保持最新資料來(lái)源：MaxMaxfield，F(xiàn)PGA如何工作？要回答“FGA提供了什么價(jià)值”問(wèn)題，我們需要理解FGA的架構(gòu)和原，即GA是如何工作的？FGA由可編程邏輯塊、可編程連線和可編程I/O三大部組成。其中，）可編程邏輯塊是FGA架構(gòu)中最重要的部，負(fù)承載主要的電路功；而在電路被映射到各個(gè)邏塊后，預(yù)先放置的2）可編程連線負(fù)責(zé)將這些邏輯以時(shí)延最優(yōu)的方連在一起，共同構(gòu)成一個(gè)更大規(guī)模的電；最后，由3）可編程I/O負(fù)責(zé)FGA與外界交互可實(shí)現(xiàn)諸將信號(hào)串行解串行、將信號(hào)延遲以對(duì)準(zhǔn)時(shí)等更復(fù)雜的功?？删幊踢壿嫳举|(zhì)由多個(gè)MX和寄存構(gòu)建而用于承載電路的一個(gè)個(gè)邏“門。每個(gè)廠商對(duì)自身FGA的可編程邏輯塊的稱呼不一樣，比如賽靈思是（onigrbeogclock可編程邏輯塊，而tra是（ogicrrayloc。盡管如此可編程邏輯中最重要兩塊“積”就是LT（Look-upabe，查找表和寄存。以賽靈傳統(tǒng)的FGA為例，1個(gè)LB包含了4個(gè)ce，而1個(gè)ce由2邏輯單（ogcel組每個(gè)邏輯單元括1個(gè)LT4若干個(gè)多路復(fù)用M）和1個(gè)寄存，可完成時(shí)電和組合電，代表FGA的基礎(chǔ)容量?，F(xiàn)代FGA中往有數(shù)十萬(wàn)邏輯塊，彼此既可前后相連，也同獨(dú)立地處理O輸入的信，不需耗費(fèi)時(shí)間處控制指，這是FGA并行性好的原。其中T是FGA實(shí)現(xiàn)可編程的基，本質(zhì)上是一個(gè)對(duì)應(yīng)真值表輸出的查找，可以完任意組合電路的功。比如下圖中組合邏（=B+?D+?最需要3個(gè)邏輯門實(shí)（與門異或或門，在FGA里面需要占到一個(gè)邏輯單傳統(tǒng)的FGA基本是LT（四輸入的LT而現(xiàn)代的LT基本是LT6或者LT8除此之LT可以當(dāng)分布式的M來(lái)使用比如L4就是一個(gè)161的。圖：PA由可編程邏輯塊、可編程連線、及可編程O(píng)三部分構(gòu)成，最重要的“積木”是T和寄存器資料來(lái)源：繪制通過(guò)改變4里面的16位掩碼，能靈活地對(duì)應(yīng)不同組電路，再結(jié)合存器，可以完成時(shí)序電路的功能從實(shí)現(xiàn)任意電路的“可編程。數(shù)字電路有兩大類組合電路和時(shí)序電。組合電的功能就是負(fù)責(zé)在特定規(guī)則下，將輸入的信號(hào)轉(zhuǎn)換為輸出信。例如，我們規(guī)定當(dāng)B同時(shí)為1，或者D不同時(shí)，輸出才為1否則為0這一規(guī)則對(duì)應(yīng)的表為=B+?D+?由于D每個(gè)變量0“1”的選項(xiàng)所以輸出有24即16種可我們輸入和輸?shù)乃锌赡芰谐鰜?lái)就形成了一張真值ruthabe。將真值表中輸出的16位數(shù)值配置到LT4的RM單元中我們就能組電路映射到查找表中一個(gè)LT4最多能表示20個(gè)2輸入的邏輯門，百萬(wàn)甚至千萬(wàn)門級(jí)的電路往往是通過(guò)可編程連線，將不同的邏輯單元連在一起組合而。而時(shí)序電路即“組合電存儲(chǔ)，邏輯單元中的寄存可用作存儲(chǔ)單元將組合邏輯的結(jié)果送到下一組合電路的輸入端電路就能像流水線一同工作。圖：T的SM的對(duì)應(yīng)真值表的輸出，通過(guò)配置SM，T可以實(shí)現(xiàn)不同的組合電路功能資料來(lái)源：繪制可編連負(fù)責(zé)聯(lián)通FGA中的眾多模，以一種滿時(shí)約束的方。將目標(biāo)電路在FGA上實(shí)現(xiàn)包含了三個(gè)核心的步驟）映（Mppn將電路的邏輯門映射到不同的LT形成LT級(jí)網(wǎng)；2）包（aki將這些LT放到LB中成LB級(jí)網(wǎng)表布局布（lae-adrue將LB放置在合適的位置并彼此相由于數(shù)信號(hào)的處理和傳需要時(shí)時(shí)鐘信號(hào)的傳和變也需要時(shí)間，如布局和連線的方式不合理，就會(huì)出數(shù)據(jù)到達(dá)下一寄存器的時(shí)間過(guò)晚或者過(guò)早即數(shù)據(jù)采集失敗的情況大型的電路往往有數(shù)十萬(wàn)個(gè)LB需要相連這項(xiàng)復(fù)雜的工作由FGA廠商的A工具負(fù)例如賽靈思的vado，tea的uartus，些A將電路映射到多個(gè)LB上并且找到合的布局連接方式，確保電能在用指定的頻率上工作，即滿足時(shí)序約。因此連線的可編程性更多地體現(xiàn)在對(duì)時(shí)序約的滿能力上如何提高自家A在映射包裝布局布線這三個(gè)核步驟的效率以減少客戶的設(shè)用時(shí)（進(jìn)而培養(yǎng)使用習(xí)慣，一直都是FGA公司的研發(fā)重，也其競(jìng)爭(zhēng)法。圖：PA廠商的A最主要負(fù)責(zé)將用戶描述的電路映射到可編程邏輯塊上，并在布局布線上滿足時(shí)序約束資料來(lái)源：MaxField《FPGAsDevices,ToolsandFlows》，Vivado，隋文濤《FPGA布局算法研究》，布局布線是FGA廠商的獨(dú)門秘，是其A的核心。完整的FGA設(shè)計(jì)流程包括三大步驟：設(shè)計(jì)輸入（esgnntry仿真綜（uaton&ynthess實(shí)（peentaton“設(shè)計(jì)輸入指將電路用硬件描述語(yǔ)erog或L描述“仿真即檢查描述的電路功能是否完整“綜合負(fù)責(zé)電路的映射和包裝“實(shí)施即布布線在隨后的靜態(tài)時(shí)序分和調(diào)試無(wú)形成比特流文下載到FGA中電路就可“跑起來(lái)了盡管FGA廠商的A工具能提供一套完整的流程在設(shè)大型電時(shí)，電路的驗(yàn)證仿真往往交給第三方的A完成，例如entor的odel。而FGA的EA則負(fù)責(zé)進(jìn)行下一步的綜合（甚至綜合也可以在第三方DA中完成，例如ynopsys的ynpfy。這是由于電路仿真不涉及FGA的具體架構(gòu)，只需考慮電路功能的完整性。隨著電路的大型化和復(fù)雜化，這一工作逐漸由第三方A公司承擔(dān)而FGA廠商的A真正核心之處在于布局和布線因?yàn)椴季植季€涉及FGA的內(nèi)具體架構(gòu)這是每家FGA公司的機(jī)密，無(wú)法交給第三方完，這是FGA廠商需要研A的根本原。從FGA誕生以來(lái)，布局布就從來(lái)只在GA公司的A上進(jìn)行。可編程O(píng)負(fù)責(zé)FGA和外界交互，可以對(duì)輸入和輸出信號(hào)做復(fù)雜的處理。FGA通常有幾到上千個(gè)管腳，除了時(shí)鐘、電和配置的專管腳，大部分管負(fù)責(zé)引或輸出信號(hào)FGA的可編程O(píng)（Oe）是FGA非常重要的部由OB模（nput/outputuffer和緊的O邏輯資源共同組外界的信號(hào)從管進(jìn)入FGA的B之前首先通過(guò)可編程O(píng)進(jìn)行處除了可以指定引腳的電壓水平和標(biāo)準(zhǔn)外還能執(zhí)許復(fù)雜的處例如將信號(hào)延遲輸入以對(duì)準(zhǔn)FGA內(nèi)部的時(shí)鐘將信異步或者同采集等功。圖：可編程O(píng)負(fù)責(zé)PA對(duì)外交互，同樣是非常重要的部分（以賽靈思Vrtex-7為例）資料來(lái)源：賽靈思，繪制其中可編程IO中最重要的功能為串行和解串行數(shù)據(jù)。以賽靈思的rte-7FGA為例，Oe中的SS模塊可以將輸入的串行信號(hào)解串行為并行信號(hào)ODS模塊可以將輸出的并行信號(hào)串行，以進(jìn)行遠(yuǎn)距離傳輸此外FGA中功能相似位置相近的O接口歸為一“bank1個(gè)簇包含50個(gè)O口，因此FGA的O數(shù)量一般為50的倍數(shù)。一個(gè)FGA可以有數(shù)十個(gè)簇，高達(dá)1000多個(gè)O接口?，F(xiàn)代的FGA是邏輯單元和固功的混合體除了傳統(tǒng)的LB模塊外0年代開(kāi)始FGA廠商不斷將頻繁用到的功“固到FGA包括收發(fā)器U等單用戶可以直在片上調(diào)用，而不是用邏輯單元實(shí)。這一操作可極大提高計(jì)算效，避免浪費(fèi)寶貴的邏輯資源節(jié)省芯片面。圖：賽靈思7系PA的架構(gòu)SM（第四代，典型特點(diǎn)是以列排布、M、P等的資源資料來(lái)源：賽靈思，繪制除此之外為了實(shí)現(xiàn)更好的性能現(xiàn)代FGA的邏輯和互聯(lián)結(jié)構(gòu)也發(fā)生了變化首先從可編程邏輯內(nèi)部每個(gè)查找表的結(jié)構(gòu)來(lái)看，主流的FGA從LT4變成LT6或者LT8，以減少邏輯塊數(shù)量降低走線時(shí)延，且內(nèi)部的輸入方式可以按需組。例如teraLM中的LT8，可以按需劃分成任意輸入組；賽靈思LB中的LT6也可以劃分成兩個(gè)LT5使用其次邏輯塊內(nèi)部除了LT寄存器多路選擇器“三大件”外，還添加進(jìn)了一些固化電。例如，賽靈思其LB內(nèi)部的個(gè)ce里都固化了進(jìn)位鏈，以實(shí)現(xiàn)更快的算術(shù)運(yùn)算。最后，在互聯(lián)上，同一個(gè)LB內(nèi)部的LE互不相連，避免全連接帶來(lái)的布線延。FPGA特點(diǎn)是能經(jīng)常改和“算快”在解釋完FGA的原理架構(gòu)后，我來(lái)回答第一個(gè)問(wèn)題，即FGA給用戶提了什么價(jià)？我們將總結(jié)為能“經(jīng)常改”和“算得快：靈活高適合高速迭代的場(chǎng)（“經(jīng)常改正如我們前解答過(guò)只需要改變FGA中LT的掩碼，一片F(xiàn)GA就可以承載另一個(gè)電路的功。因此FGA可以實(shí)現(xiàn)任何電路功能，其耗時(shí)甚至不超過(guò)一秒，修改不限次，這就是FGA極高的靈活性特。FGA這一特性尤其適合以下4種場(chǎng)景：標(biāo)準(zhǔn)/協(xié)議算經(jīng)常更改的行業(yè)，需要支可重的系統(tǒng)，例如，無(wú)線通信協(xié)議經(jīng)常更改、數(shù)據(jù)中心互聯(lián)需要兼容多種協(xié)議標(biāo)準(zhǔn)神經(jīng)網(wǎng)算法飛速迭、軍工通加密方式經(jīng)常變、在航天器處理系統(tǒng)動(dòng)重構(gòu)等，類似的場(chǎng)使用FGA能夠節(jié)大量的時(shí)間和研發(fā)成本；快速迭代、成本敏感的行業(yè)，因?yàn)椤艾F(xiàn)場(chǎng)可用相比，F(xiàn)GA無(wú)需等待三個(gè)月至一年的流上市時(shí)間短對(duì)于消費(fèi)電子這類競(jìng)爭(zhēng)激烈迭迅速的行業(yè)尤其重要像Lattce賽靈思自2000年起都紛紛針對(duì)消費(fèi)電子市，推出了不少單$2.5上下的中低容的G；小批量的行業(yè)，芯片研發(fā)階段的（光罩費(fèi)用是固費(fèi)，65nm一次需要200萬(wàn)人民幣，45nm需要40萬(wàn)人民28nm需要100萬(wàn)隨著制程提一次不成功的風(fēng)增大對(duì)于年需求量<500萬(wàn)的場(chǎng)景專為某一應(yīng)用開(kāi)發(fā)/P后續(xù)的銷售很難攤平巨大研發(fā)成。FGA雖然單價(jià)較高，由于其可以實(shí)現(xiàn)任何電路功能節(jié)省了芯千萬(wàn)級(jí)別研成本，特別適小批量的產(chǎn)品，例國(guó)和航天領(lǐng)；圖：PA靈活性高、并行性好的特點(diǎn)，使其特別適合小批量、時(shí)延要求低、變化快的場(chǎng)景資料來(lái)源：繪制反復(fù)修改驗(yàn)證的設(shè)，例如，在/P的原型設(shè)計(jì)中幾乎都會(huì)使用FGA進(jìn)行驗(yàn)證，以發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)及時(shí)修盡可能避免多次流片的風(fēng)芯片原型仿是FGA“剛”之，是FGA誕生根本原最高的FGA往往會(huì)銷售給英特爾這些大型的數(shù)字芯片公司供其新一代產(chǎn)品的驗(yàn)證這一需求亦不支撐FGA走在技術(shù)節(jié)點(diǎn)前列。并行好，適合要低時(shí)和大量并行計(jì)的場(chǎng)“算得快FGA內(nèi)部數(shù)十萬(wàn)個(gè)LB可同獨(dú)立工，即使時(shí)鐘頻率較，其計(jì)算效率要遠(yuǎn)高于數(shù)個(gè)高效單，特別適合信號(hào)處理這種涉及大量并行計(jì)算的場(chǎng)景此外，由于不存在線程或者資源沖突的問(wèn)題FGA的時(shí)延是確定的低時(shí)，特別適合低時(shí)的場(chǎng)景。這類場(chǎng)景廣泛存在于各個(gè)行業(yè)比：通信行業(yè)的基站無(wú)論是/A還是B/D/C甚至核心網(wǎng)的設(shè)備都需要用到FG，實(shí)現(xiàn)諸如uro編碼協(xié)議處理加速的功能而在售價(jià)數(shù)十萬(wàn)甚至百人民級(jí)別的無(wú)線信號(hào)測(cè)儀器，同樣會(huì)用單價(jià)上萬(wàn)元高端FGA進(jìn)行信號(hào)的處控；國(guó)防軍工行業(yè)，典型場(chǎng)景雷達(dá)數(shù)據(jù)處，需要滿足大容量、低延、高可靠的特性，才實(shí)微級(jí)的處理需而這一時(shí)延和穩(wěn)定要求只有FGA能達(dá)在使用了光纖陀螺的慣性導(dǎo)航系統(tǒng)同樣FGA可以對(duì)光信進(jìn)行低延時(shí)控，實(shí)現(xiàn)光纖陀螺儀高精度、高動(dòng)態(tài)的測(cè)；工業(yè)由于工業(yè)有大量的低時(shí)延場(chǎng)FGA在工業(yè)領(lǐng)域應(yīng)用是非常廣泛常見(jiàn)于伺服電機(jī)驅(qū)動(dòng)，往往采取PFGA的架構(gòu)以實(shí)現(xiàn)微秒級(jí)別控制環(huán)路反饋/像賽靈思ynq系（oCFG）在工就擁有廣泛的應(yīng)。此外，在激光設(shè)備中使用FGA進(jìn)皮/飛秒激器的信控；汽車：典型的應(yīng)在S領(lǐng)域這是由于FGA比GU時(shí)更能保證更好的制動(dòng)距離除此之外FGA也應(yīng)用行車后視等場(chǎng)景；安防視頻：主要應(yīng)用安防高清視的前端數(shù)據(jù)采集低延時(shí)處，在LD屏同樣應(yīng)用廣泛；I深度學(xué)習(xí)的模往涉及大量的乘法累特別適合使用FGA并行計(jì)算以加速訓(xùn)練速。換句話相比IC和，D最突出優(yōu)點(diǎn)是靈活性。對(duì)于設(shè)電子系統(tǒng)的用（例如華為，其產(chǎn)品內(nèi)部使的芯片三種選：自己設(shè)一顆S、購(gòu)買例如高、TM提供的S、購(gòu)買賽靈思的L。SC與P的區(qū)別在于，SC是針對(duì)單一使用者的單一應(yīng)用設(shè)計(jì)，由使用者定義功能，而P是為多個(gè)使用者設(shè)計(jì)的，其功能由芯片廠商而不是使用者定義，因此需要統(tǒng)一的標(biāo)準(zhǔn)。SC的設(shè)計(jì)費(fèi)時(shí)，成本非常昂貴，但能做到目標(biāo)應(yīng)用的性能最優(yōu)和功耗最低P和SC的設(shè)計(jì)流類，但更加通，能兼具多個(gè)應(yīng)用場(chǎng)景的性能和功。SC和P制造后芯功就固化了，以FGA為代表的L其芯片功能是可以反復(fù)修改雖然性能上不一定是優(yōu)但靈活性是C和P所無(wú)法比擬的。表：PA的本質(zhì)是高度標(biāo)準(zhǔn)化的邏輯芯片，相比SC和P，D的突出優(yōu)點(diǎn)在于靈活性高標(biāo)準(zhǔn)化程度 低----------------------------------------------------->高SCSSPP（包括P）由誰(shuí)設(shè)計(jì)制造？用戶自己P廠商PD廠商誰(shuí)使用？用戶自己用戶用戶可定制/可重設(shè)？用戶定制，不可重設(shè)不可定制，不可重設(shè)用戶定制，可重設(shè)相對(duì)上市時(shí)間非常慢立即快相對(duì)單位成本最低中等中等到高客戶開(kāi)發(fā)成本最高低中等到高資料來(lái)源：Altera，因此FGA無(wú)可比擬的靈活性以及確定性的低時(shí)延優(yōu)，是FGA難以被替代的原因，也是FGA為客戶提供的獨(dú)一無(wú)二的價(jià)值。什么是“好的P？從FGA作為產(chǎn)品的角度來(lái)看“好很大程度意味著“性能高。由現(xiàn)代的FGA是邏輯單元諸如、收發(fā)器、U等固化單的混合體除了工藝制和功耗，評(píng)價(jià)FGA的性能指標(biāo)可分為邏輯資源、IO資源和固化單元三大類，分別代表GA在容量、接口以及特定功能上性能表。分類 所屬單元 指標(biāo) 單位表：評(píng)價(jià)PA性能的指標(biāo)可分為邏輯資源分類 所屬單元 指標(biāo) 單位含義首先考慮產(chǎn)品代邏輯單

工藝制程 nm邏輯單元數(shù) k

PGA作為數(shù)字芯片的一種，本身追逐摩爾定律，使用更先進(jìn)的制程可以降低功耗、芯片尺寸和單片成本，使得PGA新一代的產(chǎn)品性能一般要優(yōu)于上一代。PA產(chǎn)品往往以“產(chǎn)品組合制程代號(hào)”的形式命名，方便用戶辨別。邏輯單元是PGA的最小功能單元包“一個(gè)LU4和一個(gè)寄存器邏輯①邏輯資

LCsLEs）(LogicCells/Logiclemens存儲(chǔ)單元 Block容量

（個(gè)）單元越多，PGA容量越大，能構(gòu)造的電路就越大型、越復(fù)雜，往往體現(xiàn)了PA廠商的技術(shù)水平，大型的PA邏輯單元數(shù)基本在1kk以上。傳統(tǒng)的PGA基于LU4而200年后的PA大多基于LU6或者LU8因此業(yè)內(nèi)通常以等效為L(zhǎng)U4后的邏輯單元數(shù)作為可比指（例如賽靈思的系采用LU6，其邏輯資源數(shù)通常是LU4的16倍。賽靈思通常稱呼其邏輯單元為L(zhǎng)ogicCells，而lera的則為L(zhǎng)ogicElemns。KbbBlockRAM是獨(dú)立的存儲(chǔ)單元。在使用PGA實(shí)現(xiàn)算法時(shí)，普遍涉及到數(shù)據(jù)的緩沖參數(shù)的臨時(shí)存放需要使用到片上的存儲(chǔ)資源雖然CLB中的LUT可以作為存儲(chǔ)使用，即分布式RA（DisriuedR，但為了不浪費(fèi)珍貴的邏輯資源，PGA廠商在90年代便開(kāi)始將RAM嵌入到PGA中，RAM也是第一個(gè)被固化到PA中的模塊。SP單元I單元

DSP數(shù)量

在使用PGA實(shí)現(xiàn)算法時(shí)必須考慮的指標(biāo)。DSP模塊可以實(shí)現(xiàn)多數(shù)的乘法加減法寬位邏輯操作等功能速度遠(yuǎn)高于用CLB實(shí)現(xiàn)因此PA廠商在2000年初紛紛將DSP嵌入到PA中，現(xiàn)在基本上是PA的“標(biāo)配。②固化單元

峰值性能N8

PS對(duì)于計(jì)算密集型的應(yīng)（I等PGA的運(yùn)算能力也是非常重要的考慮因素，以運(yùn)算單元每秒執(zhí)行的操作次數(shù)衡量，PS代表每秒1萬(wàn)億次操作。低精度下，算力可以有成倍以上的提升，使得精度降低的損失可忽略不計(jì)，因此現(xiàn)在一般用8位整型精度（N8）下每秒操作次數(shù)衡量，替代的精度指標(biāo)包括P32（32位浮點(diǎn)精度、P16、6等。收發(fā)器(rasceer)

收發(fā)器速率

指收發(fā)器的傳輸速率，速率越高，數(shù)據(jù)傳輸量越大，收發(fā)器在高速數(shù)據(jù)處中必須使用，在通信及數(shù)據(jù)中心應(yīng)用中是非?？粗氐闹笜?biāo)，是第二個(gè)被固到PA的器件。處理器 有無(wú)嵌入 -接口 固化接口數(shù)量 -

SoC級(jí)別的PA通常會(huì)嵌入處理器模塊，將板上本來(lái)由單獨(dú)的CU芯片承擔(dān)的控制功能放到PGA中以節(jié)省板上空間提高計(jì)算效率除了RM之外，常見(jiàn)的嵌入到PA的處理器單元有NS（lera、RSC-V等。固化的接口可以提高PGA和外部交互的速度嵌入的固化接口越多PGA和等級(jí)的功能就越復(fù)雜除了最常用的Ce接口還有比如DDRPnerlaken以太網(wǎng)接口等。③O可編程O(píng) O數(shù)量 個(gè)O可以直連CLB（引腳綁定，因此O數(shù)量越多，PA能完成的功能也越多是在接口和并行處理場(chǎng)景非?？粗氐闹笜?biāo)PGA的架構(gòu)使其在O數(shù)上非常有優(yōu)勢(shì)，一般能達(dá)到數(shù)百個(gè)級(jí)別，而CU通常只有數(shù)十個(gè)。速度等級(jí) -PGA的速度等級(jí)越高，LU、寄存器處理時(shí)間更快，PGA的性能就越好，整體設(shè)計(jì)就能運(yùn)行得更快。速度等級(jí)與PA的制造工藝相關(guān)。功耗 W（瓦）PGA的總功耗由靜態(tài)功耗、動(dòng)態(tài)功耗和O功耗構(gòu)成。芯片功耗越低，設(shè)備的耗電就越少，散熱要求越低，整體尺寸亦愈能小型化。終端設(shè)備普遍擁有功耗預(yù)算，例如，嵌入式處理功耗一般要求不超過(guò)50。除了通過(guò)更先進(jìn)的工藝降功耗之外，PGA廠商的架構(gòu)、優(yōu)化的布局算法、內(nèi)部信號(hào)控制等也能有效降低功耗，在同樣性能下，更低功耗的PA往往更受客戶青睞。注由于各家PGA廠商對(duì)自家嵌入了處理器/A等的C級(jí)PGA稱呼不一例如賽靈思的M/RSoAltera的SoCPGA還有PS、C等等，為了統(tǒng)一名稱，我們?cè)谖闹薪y(tǒng)稱為C資料來(lái)源：整理工藝制是區(qū)分每一代的FGA標(biāo)準(zhǔn)，是評(píng)價(jià)FGA首先考慮的指標(biāo)。FGA作為數(shù)字芯片的一種，本身追逐摩爾定律，平均每2-3年就要推出新一代的產(chǎn)品。使用更先進(jìn)的制程可以降低功耗、芯片尺寸和單片成本使得FGA新一代的產(chǎn)品性能一般要優(yōu)于上一代因此評(píng)價(jià)FGA首先要考慮其制程工藝制對(duì)于FGA非常重要的另一個(gè)原因在于FGA通常是大規(guī)模S/ASP原型仿真的工具，因此必需跟上最先進(jìn)的制程（正如我們前文提到過(guò)FGA大多基于M單元，使其非常容易跟上最新的技術(shù)節(jié)點(diǎn)?；谶@一點(diǎn)FGA產(chǎn)品往“產(chǎn)品組合制代號(hào)的形式命名方便用戶辨別以賽靈思為其4nm的FGA為“6”系列，2nm的FGA稱為7”系列，例如rtex7、ntex7等，20nm及更先進(jìn)制程的FGA則不再使用數(shù)字命名，例如20nm的FGA為trascae”系列16nm的FGA后綴為“trascae”。而使用了臺(tái)積電7nmFnFT工藝的ersal是目前賽靈思最先進(jìn)的產(chǎn)品系包含了FG、P、GP、SP等器件的異構(gòu)計(jì)算平臺(tái)，由于其形態(tài)脫離了FGA的范疇，因此不再使用傳統(tǒng)的命名方法了對(duì)于tera來(lái)說(shuō)同樣代表28nm的產(chǎn)品如tratxrra而其14nm的產(chǎn)品名后綴則“10,在被英特爾收購(gòu)后采用英特爾10nm工（ntel7產(chǎn)品則使ge統(tǒng)稱對(duì)標(biāo)賽靈思7nm的ersal。圖：PA產(chǎn)品大多以“產(chǎn)品組合制程”的形式命名（下圖以賽靈思PA產(chǎn)品矩陣為例）注：）雖然賽靈思在去年初被AMD收購(gòu)目前業(yè)內(nèi)仍習(xí)慣保留賽靈思的稱呼。Altera在25年被Intel收購(gòu)，目前新舊稱呼皆有為了方便與歷史比較我們?cè)谌闹姓w沿用Altera的名稱，對(duì)于15年被收購(gòu)之后的新產(chǎn)品和技術(shù)，例如x，則使用Intel稱呼；）ynq是賽靈思C級(jí)別的PGA，嵌入了U，其UltraScal分為MC和SC兩類；）Versal是賽靈思最新的產(chǎn)品，為異構(gòu)計(jì)算平臺(tái)，包含m可編程邏輯、I引擎、U、GU等。資料來(lái)源：賽靈思，繪制邏輯單元代表FGA的基容是目前評(píng)價(jià)FGA基礎(chǔ)容量的統(tǒng)一指C的最小功能單元“門，因此其容量以門級(jí)數(shù)規(guī)模衡量而FGA的最小功能單被稱為基礎(chǔ)邏輯單元（學(xué)界稱L，ascLogceentFGA廠商稱之邏輯單Logce包一個(gè)T和一寄存器正如我們前文提到過(guò)，F(xiàn)GA實(shí)現(xiàn)可編程的基礎(chǔ)是LT本身可實(shí)現(xiàn)組合電路配合寄存可以完成時(shí)序電路一個(gè)邏輯單元擁有完所數(shù)字電路功的能力。所以，邏輯單元數(shù)量越多FGA容量越大，能構(gòu)造的電路就越大型、越。大容量FGA直接體現(xiàn)FGA廠商的能力，能持續(xù)供應(yīng)的廠商屈指可。大型的FGA邏輯單元數(shù)基本在1kk以上這是因?yàn)檫壿媶卧獢?shù)超過(guò)1kk，需包括LT、L、互聯(lián)在內(nèi)的FGA架構(gòu)的更，否則功耗和時(shí)延就高到不可接此外還需要A工具配設(shè)計(jì)流布局布線算的迭代因此大容量FGA的設(shè)計(jì)難度遠(yuǎn)中小容量FG是否擁有大型FGA產(chǎn)品往是FGA廠商能的直接體現(xiàn)能做到的廠商屈指可。目前，全球排名前五名的FGA廠商中，只有賽靈思和tea（nte）兩有能力持續(xù)提供大容量的FGA產(chǎn)品線。過(guò)去FGA廠商曾經(jīng)使用門級(jí)數(shù)規(guī)模來(lái)衡量FGA的容量但從200年后就逐漸轉(zhuǎn)用統(tǒng)一“邏輯單元數(shù)”指標(biāo)了，這是因?yàn)?）門級(jí)規(guī)模是FGA容量的間接指，邏輯單數(shù)量是FGA容量的直接指標(biāo)，90年代末，F(xiàn)GA在門級(jí)規(guī)模數(shù)上比肩門陣列等競(jìng)品沒(méi)必再轉(zhuǎn)換為競(jìng)品評(píng)價(jià)指標(biāo)了2）為滿足日益增長(zhǎng)性能需，F(xiàn)GA內(nèi)部的LT結(jié)和集成度不變化，轉(zhuǎn)化為門級(jí)數(shù)越來(lái)越困。圖：90年代，PA廠商在門級(jí)規(guī)模數(shù)上展開(kāi)競(jìng)爭(zhēng)，巨頭賽靈思和tera均在90年代末完成百萬(wàn)門級(jí)的跨越注：賽靈思財(cái)年結(jié)束日在每年的4月初（比自然年晚約一個(gè)季度），而Altera則大致為每年12月底（基本對(duì)準(zhǔn)自然年）資料來(lái)源：賽靈思，Altera，WSTS，F(xiàn)MIResearch，Dataquest，繪制門級(jí)數(shù)競(jìng)爭(zhēng)是GA廠商第一階段的競(jìng)爭(zhēng)主（195-20替代C的背后是性能提升的需。FGA誕生目的是為了替代門陣列等的其容量指標(biāo)是門級(jí)數(shù)規(guī)模出于這個(gè)考90年代初，F(xiàn)GA廠商普將產(chǎn)品內(nèi)部的邏輯容量轉(zhuǎn)化為門級(jí)數(shù)規(guī)方便用戶比在當(dāng)時(shí)復(fù)雜的電子系統(tǒng)要求百萬(wàn)門級(jí)的規(guī)模，大多使用標(biāo)準(zhǔn)單元和門陣列實(shí)現(xiàn)，而FGA當(dāng)時(shí)容量只有2050萬(wàn)門，無(wú)法進(jìn)入高端市場(chǎng)鑒于此90年代FGA廠商紛紛在門級(jí)數(shù)上展開(kāi)競(jìng)爭(zhēng)以拓展在高端市場(chǎng)的份額。門級(jí)數(shù)競(jìng)爭(zhēng)也亦是FGA廠商第一階段的競(jìng)爭(zhēng)主線通過(guò)T輸入數(shù)量簇結(jié)構(gòu)互聯(lián)形式等的架構(gòu)改善，輔之以摩爾定律的推動(dòng)FGA的密度和速度得飛速提升。終，在0年代末，賽靈思和tera均實(shí)現(xiàn)了百萬(wàn)門級(jí)的跨越FGA開(kāi)始加速替代門陣列、標(biāo)準(zhǔn)單元和AS。此時(shí)FGA的門級(jí)數(shù)已經(jīng)可以比肩門陣列等競(jìng)品，沒(méi)有必要再將邏輯資源數(shù)轉(zhuǎn)化為門級(jí)數(shù)。同時(shí)，隨著FGA集成度的提，不斷將、、CPU等功能嵌入到FGA中，以及LT4逐漸提升到LT6LT8甚至更高將FGA的容量轉(zhuǎn)化為門級(jí)規(guī)模數(shù)越來(lái)越困難因此在2000年后，國(guó)際上越來(lái)越多使用邏輯單元數(shù)作為基本容量指標(biāo)，因其能更好表FGA可調(diào)用的資源數(shù)，賽靈思從2005年之后不再提供門級(jí)數(shù)規(guī)模，而是改用邏輯單元數(shù)這一指。以賽靈思為例其邏輯單元數(shù)以1個(gè)LT41個(gè)寄存器”為基準(zhǔn)是因?yàn)樽畛醯腇GA中一個(gè)邏輯單元確實(shí)僅包含1個(gè)LT4、1個(gè)寄存器（以及數(shù)個(gè)，所以邏輯單元數(shù)等于其LT的數(shù)量。但隨著LT6的引入進(jìn)位器的添加以及MX數(shù)量的增，現(xiàn)的一個(gè)邏輯單元能實(shí)現(xiàn)以往多個(gè)LT4寄存器實(shí)現(xiàn)的功能。因此現(xiàn)在邏輯單元數(shù)這一指標(biāo)往往是將內(nèi)部邏輯資等效為L(zhǎng)T41寄存1”的個(gè)數(shù)，這一倍的具體由各個(gè)公司決。以賽靈思為例，其采用了LT6的7系產(chǎn)品“邏輯單元數(shù)為內(nèi)部LT6數(shù)量的1.6倍由在7系架構(gòu)中一個(gè)LT6連接2個(gè)寄存器，所以寄存器數(shù)量是邏輯單元數(shù)的2/1.61.25倍。以M、、收發(fā)器為代表的固化單元性能是FGA性能體系的第二部分。除可編程邏單元外，現(xiàn)代的FGA還集成了許多固化單元我們常說(shuō)的FGA的eres速率、SP工作頻等都是在談?wù)揊GA中不同的固化單的性能。集成度競(jìng)爭(zhēng)是GA廠商第二階段的競(jìng)爭(zhēng)主線（200-21。將板上分立的P等器件納入到G，背后是減少電路面積、降低功耗的需。0年代期，F(xiàn)GA廠商發(fā)用戶在使用FGA時(shí)，會(huì)頻繁將LT作為存儲(chǔ)使（即“軟”實(shí)現(xiàn)，占用了多邏輯單，導(dǎo)致FGA容量出現(xiàn)不夠的情。因此，M是第一個(gè)被固化到FGA中的單，即“硬核”。將這些用戶頻繁使用到的功能固化到FGA中，可極大地提升計(jì)算效率，用戶也不需要為浪費(fèi)寶貴的邏輯資源而煩惱。例如，將P嵌入到FGA中（而不通過(guò)萬(wàn)能的LT實(shí)現(xiàn)，可以節(jié)省80的功耗和P在板上占用的面。因此，在90年代末完成門級(jí)數(shù)的超越后FGA廠商的競(jìng)爭(zhēng)主線從門級(jí)數(shù)向集成度競(jìng)爭(zhēng)，先后將、、收發(fā)器R接、P、GPU等許多功嵌入到FGA中，這是現(xiàn)代的FGA中往往包含許多固化單的原因。因此，從FGA的性能評(píng)價(jià)指標(biāo)上，也往往涉及到這些固化單元。盡管如此一“好的FGA并不一定是力上的優(yōu)而是最貼近使用者的需求做在多個(gè)指標(biāo)上的最優(yōu)例如功耗固化功能成本等這是因?yàn)镕GA使用者購(gòu)買的是整個(gè)芯如果集成了太不需要的就相當(dāng)于提高了使用成因此FGA廠商紛紛根據(jù)各個(gè)下游市/應(yīng)用場(chǎng)景做細(xì)分推出了對(duì)應(yīng)高中低端的產(chǎn)。以龍頭賽靈思為例其擁有高端的rte，性價(jià)比的nte，低容量的partan，超低功耗的oounner，再加溫度、速度等等的的區(qū)別，僅7系產(chǎn)品就有高達(dá)1000的料，產(chǎn)品矩陣非常完備。FGA的溫度等級(jí)的考慮溫度過(guò)低或者過(guò)高的工作環(huán)境往往會(huì)使得FGA時(shí)序達(dá)不到設(shè)計(jì)要求。如果器件0℃或50℃的環(huán)境下工作，就要選擇更高溫度等級(jí)的器件一般來(lái)說(shuō)，商業(yè)/通用FGA可以工作在0℃85℃范圍內(nèi)而工業(yè)需要在-40℃100℃軍溫（Q可以在-40℃125℃工作。圖：賽靈思和tera的產(chǎn)品矩陣，高中低端市場(chǎng)覆蓋完整資料來(lái)源：賽靈思，Altera，Intel，繪制對(duì)于高端市場(chǎng)，其需求是最高的性，單片價(jià)格也非常昂。高的FGA需求來(lái)自于無(wú)線通，例如5G通信的基帶側(cè)和核心網(wǎng)，還有人工智能的算法訓(xùn)練、半導(dǎo)體原型芯片的仿真、航天器主系統(tǒng)通信的測(cè)試測(cè)量?jī)x器醫(yī)療成像儀，這些場(chǎng)景通常數(shù)據(jù)處理量大，或者需要同時(shí)做到極低的時(shí)延和高算，或者需要非常強(qiáng)的抗輻射能。目前，高端FGA制程基本在20nm及以下邏輯單元大于700k，基本在1kk以上的水平不僅P和M的數(shù)量驚人收發(fā)器速率基本在50G/s以上同時(shí)集成了U等的處理單元和e5等的先接口即基本以oC的形式出目前全球高的FGA基本由賽靈思者tera提供代產(chǎn)品有：賽靈思7nm的Persa，16nm的rtextrascae，tera10n（ntel7）的tratx10和ge，他們通常非常昂貴，典型的單片價(jià)格在5千美元到1萬(wàn)美元之，體現(xiàn)了當(dāng)代FGA性能密度以及集成度的最高水平高端市場(chǎng)是FGA廠最重要的收入來(lái)源以tera為例其高端FGA產(chǎn)品tratx系列的收入占比高達(dá)55。中端市場(chǎng)追求的是性價(jià)，需要做到性能和成本的平衡。需求來(lái)自于無(wú)線通信的空口側(cè)、工、安防、國(guó)防場(chǎng)景，這些下游場(chǎng)景通常需要的邏輯單元在100k以上，不超過(guò)500k，收發(fā)器速率在5Gb/s左右典型制程是28n，是FGA行的中堅(jiān)力。中端市場(chǎng)不追求最高的性能，性能和功耗同等要。典型的中高端產(chǎn)品包括賽靈思的nte，以及oC的FGAynq，tera的rr，Latte最新推出的vnt，中低端市包括賽靈思在中低端過(guò)渡的rt以及Lattce的rtus一般收入占比在25左右單價(jià)一般數(shù)十至數(shù)百美元，不超過(guò)5000美元。低容量市場(chǎng)對(duì)性能要求較低但需要極低的成本和功耗低容量FGA的場(chǎng)常見(jiàn)于消費(fèi)電子部分汽車和工業(yè)oT的場(chǎng)，最典型的應(yīng)用視頻設(shè)備的橋接，包括MP、DP、OS相機(jī)、屏顯等的接，如今、R設(shè)備也會(huì)使用。因低容量FGA一般是為作為靈活接口或者預(yù)留使的，所不需要高密度，一般5k-10k左右的容量即可滿足也基本不需要收發(fā)器、處理器等復(fù)雜功。盡管如，由于低容量大部分場(chǎng)景應(yīng)用移動(dòng)設(shè)上，對(duì)低容量對(duì)成本和功耗要求非常，功耗一般在5-150W級(jí)別，單價(jià)不超過(guò)$20/片，典型的價(jià)格$2.5/片左右。表：PA高中低端市場(chǎng)的需求來(lái)源，各市場(chǎng)定位性能指標(biāo)典型值、下游需求及龍頭產(chǎn)品組合指標(biāo)高端低容量性價(jià)比（中端中高端）典型需求最高的性能、高密度、高集成度性能和功耗成本的平衡需要極低的成本和功耗典型制程7nm、10nm、1416nm、20nm28nm≥28nm(40nm、56nm)邏輯資源 邏輯單元數(shù)（Css>700k，典型1+，最高7352k100k-500k<100k，典型10k固化單元BokRAM容量36Mb-95Mb，最高174Mb4Mb-60Mb0.2Mb-4.3MbDP數(shù)量1,000-6,000，最高14,3521,080-3,52880峰值INT8TOPs4-28，最高363TOPs不考慮不考慮收發(fā)器速率58Gbs，最高116GbsAM412.5Gbs-32.75Gbs無(wú)收發(fā)器收發(fā)器個(gè)數(shù)48-140個(gè)58Gs收發(fā)器，最高70個(gè)112Gs收發(fā)器81632不考慮處理器嵌入CPU、GPU、AI等單元可能有CPU無(wú)處理器PIe接口4個(gè)Gn44，最高8個(gè)Gn54個(gè)Gn3161個(gè)Gn21O IO數(shù)量500-1000150-400100-400目標(biāo)下游市場(chǎng)無(wú)線通信、半導(dǎo)體仿真、測(cè)試測(cè)量、數(shù)據(jù)中心、國(guó)防航空航天、醫(yī)療無(wú)線通信（空口側(cè)）國(guó)防、汽車、工業(yè)、安防、廣播、數(shù)據(jù)中消費(fèi)電子、部分汽車、工業(yè)、安防的橋接預(yù)留功能典型單價(jià)$5000-$10,000$700-$5000$2.5，<$20銷售額占比55%25%20%產(chǎn)品組合Xnxrs、rtxZynq、Knt、ArtxprtnAtra(Int)A、trtxArraCyonette無(wú)vnt、CrtusP、Mh、rossnk、CE注：Versal并不是傳統(tǒng)A，而是包含A的異構(gòu)計(jì)算平臺(tái)；ynq是賽靈思C級(jí)別的PGA，嵌入了U或者基帶高端分類中的最高數(shù)值引用了賽靈思Versal系列，或者Intel的x系列的性能參數(shù)最高值；Artix是賽靈思定位在Spartan和Kintex之間的過(guò)渡產(chǎn)品，因此有時(shí)也會(huì)與yclone和ertus作為競(jìng)品比較；銷售額占比我們引用了Altera被收購(gòu)前在3年披露的數(shù)據(jù)。資料來(lái)源：賽靈思，Altera，Lattice，整理FGA的總功耗由靜態(tài)功耗、動(dòng)態(tài)功、O功和收發(fā)構(gòu)成，靜態(tài)功耗是電路的功耗，主要由晶體管漏電造成動(dòng)態(tài)功耗指芯片處于工作狀態(tài)時(shí)電路翻轉(zhuǎn)產(chǎn)生的功耗來(lái)源時(shí)鐘邏、處單元收發(fā)器等單元芯片功耗越低設(shè)備的耗電就越少散熱要求越（或不需要額外的散熱改整體尺寸亦愈能小型化一般來(lái)說(shuō)嵌入式處理非?？粗毓墓念A(yù)算不超過(guò)50FGA公司通過(guò)兩種方式降低功耗1）硬件上，使用更先進(jìn)的制和工、3-C技術(shù)、嵌入更多的固化單元、更低功耗的架構(gòu)2）軟件上，優(yōu)化布局算，以減少跨時(shí)鐘和多余的邏輯資源的占，以及提供功耗估計(jì)工方便用戶修。因此不少?gòu)S商在功耗上另辟蹊徑以建立在低容量市場(chǎng)的競(jìng)爭(zhēng)優(yōu)勢(shì)從擺脫低容量市場(chǎng)單純依靠量大低成本的競(jìng)爭(zhēng)方式，以及一貫以來(lái)的價(jià)格戰(zhàn)問(wèn)題低容量市場(chǎng)技術(shù)成熟，進(jìn)入壁壘相對(duì)較低，廠商之間提供的產(chǎn)品差異不大，往往容易出現(xiàn)價(jià)格戰(zhàn)的問(wèn)題。但由于“性-功耗-便攜性”的矛盾一直存在，低容量市場(chǎng)對(duì)低功耗的追求同樣在不斷增長(zhǎng)因此優(yōu)化功耗的能力是低容量市場(chǎng)廠除了價(jià)格之的的競(jìng)爭(zhēng)法寶例如，目前全球出貨量最高的FGA廠商Lattce其ertus系列就使用了F-OI工藝比起基于OS的品，例如tera的ycone、賽靈思的rt，其功耗要低70-75。因此，盡管Lattce在FGA全球市占率僅為5，沒(méi)有大容量FGA產(chǎn)品線，但憑借在功耗上的優(yōu)，在低容量市場(chǎng)優(yōu)勢(shì)明顯整毛利率同樣能達(dá)到50以上。圖：PA的功耗拆分，從硬件上降功耗最為有效資料來(lái)源：賽靈思，繪制除了FGA之外許多FGA廠商還同時(shí)提供D產(chǎn)品主要瞄準(zhǔn)極低功耗的場(chǎng)景0年代中后低密度的FGA對(duì)LD的替代得LD在200年開(kāi)始市場(chǎng)增長(zhǎng)緩慢盡管如此LD在一些需要極低功耗的低容量場(chǎng)景仍有非常強(qiáng)的競(jìng)爭(zhēng)低容量FGA功耗一般在W級(jí)別LD可以進(jìn)一步下探到μW級(jí)別例如賽靈思的LDoouner功耗有288μ遠(yuǎn)低于其rt750K近600W的總功耗。圖：attce的PArssk嵌入了性能優(yōu)異的MPI硬核，在安防行業(yè)特別受歡迎

圖：attce在低功耗上的優(yōu)勢(shì)明顯在低容量做到功耗比競(jìng)品低70-75%資料來(lái)源：Lattice， 資料來(lái)源：Lattice，此外對(duì)于航設(shè)備，F(xiàn)GA抗輻射力是非常重要的性能指離地越遠(yuǎn)輻射越大，要求器件具備的抗輻射能力越高。不同于面，外太空的航天沒(méi)地球大氣層的保護(hù)其接受的輻射量是地面的百倍甚至千倍以上太空中的輻來(lái)源于太陽(yáng)活宇宙射和地球磁的輻捕獲（anenet主要有質(zhì)子、重離等這些重粒子通常能量大到足擊穿原子產(chǎn)生的電子空穴對(duì)造電子器件存儲(chǔ)單元發(fā)生翻轉(zhuǎn)，嚴(yán)重的可器件損壞，導(dǎo)致在軌任務(wù)的失，這對(duì)于價(jià)百萬(wàn)甚至在千萬(wàn)美的航天器來(lái)說(shuō)是不可接受。同時(shí)由重粒子無(wú)法被遮擋航天需要具電路級(jí)的抗輻射能力在卡門線以（海拔高度100k運(yùn)行的電子系統(tǒng)需要使宇航級(jí)的FG其中在LO高通常運(yùn)行著大部分的商業(yè)通信衛(wèi)（比如tarnk、觀測(cè)衛(wèi)星以及空間（比如天宮1號(hào)和國(guó)際空間，其輻射來(lái)源主要為質(zhì)子，輻射量以LT衡量）平均在40e-c2g使用耐輻（aditinoeen）FGA即可而進(jìn)入O或者GO高度在軌的通常為導(dǎo)和氣象衛(wèi)，更遠(yuǎn)還有執(zhí)行探月活動(dòng)、火星任的航天，輻主要為能量更高的重離，輻射量平均在92e-c2g需要使用輻射加（aditinreedFGFGA的抗輻射能力和航行高度掛鉤越抗輻射，就越能確保航天順利運(yùn)行在O以上，執(zhí)登月、火星、甚至星際航任務(wù)。圖：外太空環(huán)境需要使用宇航級(jí)P，其抗輻射能力和航行高度直接掛鉤資料來(lái)源：賽靈思，F(xiàn)AI，NASA，繪制太中的輻射對(duì)電子器件的影響主要是單粒子效（和總劑量效（I單粒子效（，ngeventfects）是宇宙射線擊航天器內(nèi)部電子器時(shí)造成一次損壞。其中U是最頻繁出現(xiàn)事，即存儲(chǔ)單中單個(gè)bt發(fā)生翻，可能導(dǎo)致嚴(yán)重的后。例如處于著陸階段的飛行器在關(guān)鍵邏輯塊上的翻轉(zhuǎn)會(huì)改變?cè)撨壿媺K所表述的電路功能可使本來(lái)應(yīng)該開(kāi)啟的反推被關(guān)閉導(dǎo)致著陸失敗而FI是指發(fā)生在關(guān)鍵控制邏輯上的往往導(dǎo)致系發(fā)全面故MBU即發(fā)生在多個(gè)bt上的翻。盡管如此這些都是“軟”錯(cuò)誤，可以通過(guò)冗余設(shè)計(jì)頻繁動(dòng)態(tài)刷新很好地規(guī)而有些E是破壞性的例如B的發(fā)生意味著電子器件射線擊穿“燒壞；L即OS發(fā)生開(kāi)路，電發(fā)生電流載，往往導(dǎo)致器件損壞破壞性的SE一旦發(fā)生是不可修復(fù)的所以工程師會(huì)確航天中的電器件具相應(yīng)的抗輻射能力除了單次高能粒撞造成的E外太空輻射對(duì)電子器件的損傷還包括總劑量效Totalonngose累積的輻射量使得電子器件的性能退，超過(guò)一定輻照劑閾值（比如100krad，電路就會(huì)發(fā)生錯(cuò)誤。宇宙射線造成單粒子效應(yīng)航天器故的主因。根據(jù)TMA實(shí)驗(yàn)室法國(guó)國(guó)家太空研究中心統(tǒng)計(jì)，全球20間10多在航天器的故事件中輻射是第一誘45的故障來(lái)源于太空輻而輻射造成的影響中80為單粒子事件（例如E/T，6為SL，8為T。EU是在太空中最頻繁發(fā)生故障。圖：宇宙射線導(dǎo)致的單粒子效應(yīng)是航天器發(fā)生故障的最重要原因資料來(lái)源：賽靈思，CNES，Cypress，ElectronicEngineering，MicroelectronicsReliability，NASA，TI，TIMALaboratory，繪制因此，F(xiàn)GA的抗輻射能力主要考對(duì)總劑量效應(yīng)和單粒子事的防能，具體指標(biāo)有TD耐、閾值、FI發(fā)生率和EU發(fā)生率一般來(lái)說(shuō)，耐輻射器適合運(yùn)行在LO高度其TD指標(biāo)通要大于100krdL閾值在0e-c2g以上。而輻射加固器件TD指一般大于700rad，L閾值需要在以上100e-c2g，才能勝任在MEO高度及以上在軌任務(wù)。EI發(fā)生率.E，相當(dāng)每1萬(wàn)年不到1次的發(fā)生，可以認(rèn)為是EI免疫的。目前全球有能力提供宇航級(jí)GA公司屈指數(shù)。宇航級(jí)GA需要額外使許多技術(shù)，比如TR的使用使得芯片面積大幅增加、測(cè)試上需要租用昂貴的重離子加速器設(shè)備等，制造的成本高做到輻射加級(jí)更是需要從設(shè)計(jì)到制造封測(cè)的一系列流程改變因，宇航級(jí)GA價(jià)格非常昂貴。盡管如此，對(duì)于GEO軌、月球和火星等的戰(zhàn)略探索任務(wù)，使用輻射加固的電子器件是必須的目前，全球有能力提供輻射加固GA的公主為賽靈思和Mcrc（包括其收購(gòu)的ctel和te，均美國(guó)國(guó)防部NA等機(jī)部門有著數(shù)十的緊密合作其中賽靈唯一的輻射加固GA是其m的VtexV產(chǎn)品其TD劑量閾值達(dá)到1MraEL閾值在5e-cg以上VrtexV用于火星漫步“好號(hào)上執(zhí)行視覺(jué)加速計(jì)算任務(wù)。其余耐輻射GA包括VrtexIIVVrtex4VRTtexUtracae以及最的m抗輻射產(chǎn)品eralRV。除了低軌衛(wèi)星VrtexI還廣泛運(yùn)用在好奇號(hào)、毅力號(hào)等火星漫步車上執(zhí)行著陸器控和視覺(jué)分的任務(wù)。圖：離地球越遠(yuǎn)，PA的抗輻射能力要求越高，使用到的輻射加固技術(shù)就越多資料來(lái)源：賽靈思，BYU，ElectronicEngineering，繪制過(guò)去，星載GA處理能力落后于商級(jí)5年，現(xiàn)在已和商業(yè)級(jí)接近，背后是不斷增長(zhǎng)的提升衛(wèi)星處理能力的需。過(guò)去，衛(wèi)星習(xí)慣于使抗輻射的VtexI和Vrtex，雖然抗輻射性能達(dá)標(biāo)，但其處理能力基本落后于商業(yè)級(jí)產(chǎn)品5年。比如3年推出的VtexIIro依然廣泛使用在目前的在軌衛(wèi)星中；而美國(guó)在0年發(fā)射的毅力號(hào)火星漫游車其搭載的科學(xué)儀器同樣大量使用了耐輻射級(jí)VrexII及8年推出的VrtexV。從推出時(shí)間看商業(yè)級(jí)的Vrex5在6年推出，而輻射加固的VtexV是0年推出的，中間間隔4年，而且0年先的產(chǎn)是Vrex，中間間隔兩；耐輻射的RTtexUtacae是年推出的，而其商業(yè)級(jí)早在3年就推出了，中間間隔7年。然而，近兩年來(lái)我們看到賽靈思加快了宇航級(jí)GA的推出。目前賽靈思最先進(jìn)的產(chǎn)品是9年推出的Pera（，而去年初就推出了宇航級(jí)的eralR，做到了和商業(yè)級(jí)同代。eralR針對(duì)低軌衛(wèi)星的I應(yīng)用，主要目的包括獲取更清晰的衛(wèi)星觀測(cè)圖像快速識(shí)別云層和地面目標(biāo)不僅邏輯單元數(shù)大幅增加還嵌入了I處理單元高速的收發(fā)器等，使得很多數(shù)據(jù)不需要回傳地面就能在衛(wèi)星上進(jìn)行分析，不僅節(jié)省了寶貴的星地通信帶寬，還大幅提高了低軌衛(wèi)星的處理能力和反應(yīng)時(shí)間。設(shè)計(jì)“好”的FG，難在哪里？FGA的設(shè)計(jì)難點(diǎn)在以下幾個(gè)方面：一是產(chǎn)品定義上必須平衡市場(chǎng)上各個(gè)需求難在于如何平衡可編程功能和固化功能在FGA中嵌入固化單元往往比使用LT寄存器等萬(wàn)能資源來(lái)說(shuō)，擁有更低的功耗和面積例如固化了/A和核的FoCFG就比使用分立A+/FG”的方案面積要減少50功耗降低30-40、成本降低40-60。盡管如此要嵌入哪些固化單元需設(shè)計(jì)者權(quán)衡因?yàn)镕GA的開(kāi)發(fā)者購(gòu)買的是整個(gè)芯片他們?nèi)杂锌赡転樽约翰恍枰蛘卟皇褂玫墓δ芨顿M(fèi)另一方面如果FGA的固化功能太少其在市場(chǎng)上的競(jìng)爭(zhēng)力就大為降因?yàn)榭筒坏貌皇褂锰嗟膶氋F的可編程邏輯資源去實(shí)現(xiàn)本來(lái)應(yīng)該固化功，功耗和時(shí)延均大幅增。這都需要FGA公司有非常好的客戶的溝通。ltera歷史上在xcalbr的失，說(shuō)明了產(chǎn)定和需求匹配重要性。在FGA上嵌入處理器硬，早在2000年就有過(guò)嘗試在0.8/0.15μm節(jié)點(diǎn)中，tera為了和賽靈在性能競(jìng)爭(zhēng)，將9嵌入到了其最新的OCFGAEcabur中，成業(yè)內(nèi)首將處理器嵌入到FGA的廠。然剛剛經(jīng)科網(wǎng)泡的客戶將功耗提升到了和性能同等重要的位置不愿意過(guò)高性能的FGA付對(duì)FGA需求仍然在靈活性上使得tea在0.180.15μm的FGA市場(chǎng)份陡降至0，而此前賽靈思和tera一直維在64分成的局面tea之后吸取了教訓(xùn)在嵌入固化單元進(jìn)行非常小心考慮不再一味強(qiáng)調(diào)產(chǎn)品的性能而強(qiáng)調(diào)了解客戶需并在隨后的0.13μ/90nm節(jié)點(diǎn)推出針對(duì)高市的tratx和中低容量的ycone，在90nm市占反超賽靈。圖：tera曾經(jīng)因?yàn)閤car丟