數(shù)字電子技術(shù)基礎(chǔ)-試題-選擇

二、選擇題：(選擇一正確的答案填括號內(nèi)，每題3分，共30分1.設圖1中有觸發(fā)器的初始狀態(tài)皆為，找出圖中觸發(fā)器在時鐘信號作用,輸出電壓波形恒為0的是：（）。圖12.下列幾種TTL電路中，輸出端實現(xiàn)線與功能的電路是D）。A、或非門B、與非門C、異或門D、門3.對CMOS與門電路，其多余入端正確的處理方法是D）。A、通過大電阻接地（>1.5KΩ）B、懸空C、通過小電阻接地（<1KΩ）D、通過電阻接VCC4.圖2所示路為由555定器成的（）。A、施密特觸發(fā)器B、多諧振蕩C、單穩(wěn)態(tài)觸發(fā)器D、觸發(fā)5.請判斷以下哪個電路不是時序輯電路C）A、計數(shù)器B、寄存器C、譯碼器D、觸發(fā)器6．下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)速度最快的A。A、并行A/D轉(zhuǎn)器B、計數(shù)型轉(zhuǎn)換器C、逐次漸進型A/D轉(zhuǎn)換D、積分轉(zhuǎn)換器7．某電路的輸入波形I和出波形uO如圖3所，則該電路為C）。

圖2圖3A、施密特觸發(fā)器B、反相器C、單穩(wěn)態(tài)觸發(fā)器D、觸發(fā)8．要將方波脈沖的周期擴展10倍可采用C）。A、10級密特觸發(fā)器B、10位進制計數(shù)器C、十進制計數(shù)器D、位D/A轉(zhuǎn)換器9、已知邏輯函數(shù)與其相等的函數(shù)為D）。A、B、C、D10、一個數(shù)據(jù)選擇器的地址輸入有個，最多可以有C）個據(jù)信號輸出。A、B、C、D、161、在四量卡諾圖中，邏輯上相鄰的一組最小項為：D）A、1與3B、4與m6C、5與13D、2與m82、L=AB+C的對偶式為：（）A、A+BC；B、（A+B）C；C、A+B+C；D、；3、半加器和的輸出端與輸入端邏輯關(guān)系是（D）A、與非B、或非C、與非D異或

4、TTL集電路74LS138是８線碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=101時，輸出：

為（B）。5、屬于組合邏輯電路的部件是A）A、編碼器B、寄存器C、觸發(fā)D、計數(shù)器6．存儲容量為8K×8位的ROM存儲器，其地址線為C）條。A、B、C、D、C）。A、1.28B、C、D、1.568、觸發(fā)中，當T=1時觸器實現(xiàn)C）功能。A、置1B、置0C、計數(shù)D、保9、指出下列電路中能夠把串行據(jù)變成并行數(shù)據(jù)的電路應該是C）。A、JK觸器B、線碼器C、移位寄存器D、十進制計數(shù)10、只能按地址讀出信息，而不寫入信息的存儲器為。A、RAMB、ROMC、PROMD、EPROM1．以下式子中不正確的是（C）a．1?A＝b．＋c．

ABd．＋＝2．已知

ABBAB

下列結(jié)果中正確的是C）a．＝b．＝c．＝＋d．

AB3．TTL反器輸入為低電平時其態(tài)輸入電流為（）a．－3mAb．＋5mAc．－1mAd．－7mA4．下列說法不正確的是（C）a．集電極開路的門稱為OC門b．三態(tài)門輸出端有可能出現(xiàn)三狀態(tài)（高阻態(tài)、高電平、低電平）c．門輸端直接連接可以實現(xiàn)正邏輯的線或運算d利三態(tài)門電路可實現(xiàn)雙向傳5．以下錯誤的是（B）a．數(shù)字比較器可以比較數(shù)字大b．實現(xiàn)兩個一位二進制數(shù)相加電路叫全加器c．實現(xiàn)兩個一位二進制數(shù)和來低位的進位相加的電路叫全加器d．編碼器可分為普通全加器和先編碼器．列描述不正確的是（A）a觸發(fā)器具有兩種狀態(tài)，當時發(fā)器處于

。．時序電路必然存在狀態(tài)循環(huán)。c．異步時序電路的響應速度要同步時序電路的響應速度慢．邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)．路如下圖（圖中為下降沿觸器），觸發(fā)器當前狀態(tài)QQQ為“011，請問時鐘作用下，觸321發(fā)器下一狀態(tài)為（B）a“110”b．“100”．“010”．“”、列描述不正確的是（A）a時序邏輯電路某一時刻的電路狀態(tài)取決于電路進入該時刻前所處的狀態(tài)。．寄存器只能存儲小量數(shù)據(jù)，存儲器可存儲大量數(shù)據(jù)。c．主從JK觸器主觸發(fā)器具有一次翻轉(zhuǎn)性．上面描述至少有一個不正確．列描述不正確的是B）aEEPROM具數(shù)據(jù)長期保的功能且比EPROM使方便．集成二—十進制計數(shù)器和集成二進制計數(shù)器均可方便擴展。c．將移位寄存器首尾相連可構(gòu)環(huán)形計數(shù)器．上面描述至少有一個不正確．代碼轉(zhuǎn)為二進制數(shù)（B）。8421A）B、（）2

2C、）D（）2．函數(shù)

ABAB

的對偶式為（

A

）。A（

A))

B

A

；C、

A

D、

(A)()．有符號位二進制數(shù)的原碼為11101），則對應的十進制為（A、-29B+29C、-13D+13

C

）。．邏輯函數(shù)YABDBCD(E

的最簡的與或式（B

）A、AC+BDB

ABD

C、AC+B、A+BD．邏輯函數(shù)的

ABBC

的標準與或式為（

A

）。A

B

C、

、

(3,4,5,6,7)．邏輯函數(shù)（ABC

(0,2,4,5)

的最簡與或非式為（

A

）。A

ACAB

B

ACC、

ACAB

D、

AC．邏輯函數(shù)A，B，C，D

(1,2,4,5,6,9)

其約束條件為則簡與或式

A

n+1n+1AC、

BCCDDDD

BD、

CDACABAC

；．下圖為TTL邏門其輸出Y為（BA、0B1C、

A

）。D、

．下圖為OD門成的線與電路其輸出Y為

A

）。A、1B0C、

B

D、

．下圖中觸發(fā)器的次態(tài)方程為

A

）。A、AB、0、Q

n

D、

n．RS觸器要求狀態(tài)由0→輸信號為（A）A、RS=01B、D、RS=10．電源電壓+12V的555定器、組成施特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓eq\o\ac(△,V)eq\o\ac(△,)為（A）A、4VB、D、12V．為了將三角波換為同頻率的矩形波，應選用（B）A施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、諧振器D計數(shù)器1.十制數(shù)85轉(zhuǎn)換二進制數(shù)為（D）A．1001011．1010011．110010110101012.二制數(shù)11011轉(zhuǎn)為十進數(shù)為（B）A．32．27．．4.8421BCD碼110011．表十進制為（）A．33.2．51.0125．63.2．51.2

T．下列一組數(shù)中，與

相等的數(shù)是（）A

(34)

16

B（）

8

C．

(57)

10．列數(shù)碼均代表十進制數(shù)6其中按余碼碼的是C)A0110；B1100；C．“異”邏輯以下哪種邏輯是非的關(guān)(C)A．“與”邏輯B．“或”邏．“同”邏輯．

Fc1

兩函數(shù)的關(guān)系為C)A相同B對偶C反函數(shù)9.n個量，有多少個最小項(A)A．．2n．n10.利三極管的截止狀態(tài)和什么狀態(tài)實現(xiàn)開關(guān)電路的斷開和接通（C）A．放大狀態(tài)B．擊穿狀態(tài)C飽和狀態(tài)D．導狀態(tài)11.TTL門電路是采用以下什么計的門電路A）A．雙極型三極管B．單極型管．二極管．三態(tài)門14.邏輯電路的分析任務是（D）A．給定功能，通過一定的步驟計出電路B．研究電路的可靠性C．研究電路如何提高速度D給定電路，通過一定的步驟說明電路的功能

Z15.組合邏輯電路不含有（A）ZA．記憶能力的器件．門電路和觸發(fā)器．門電路D．運算器16.常的一種3-8線碼器是）A．74148．74138．7448．7415117.74138是B）A．時序邏輯器件B．組合輯器件．定時器件D．整形器件18.共陽型七段數(shù)碼管各段點亮(C)A．高電平B．接電源．低電平．公共端19.由電路組成的全加器是(B)A．時序邏輯器件B．組合輯器件．脈沖邏輯器件D．以上答案都不正確20.TTL門電路的工作電源一般（B）A．25v．+5V．3V18V22.輸入100Hz脈信號，要獲輸出脈沖信號需要用多少進制計數(shù)器實現(xiàn)（B）A．100進B．進制．50進制D．進制23.時序邏輯電路設計的任務是A）A．給定功能，通過一定的步驟計出時序電路B研究電路的可靠性C．研究電路如何提高速度D給定電路，通過一定的步驟說明電路的功能24.計數(shù)器是（）A．時序邏輯器件B．組合邏輯器件．定時器件．形器件25.以下何種電路具有記憶能力C）A．門電路B．組合邏輯電．時序邏輯電路．多諧振蕩電路26.時序邏輯電路一般可以分兩，即（）A．組合邏輯電路和時序邏輯電．門電路和觸發(fā)器C．同步型和異步型．模擬電路和數(shù)字電路．序邏輯電路通常由門電路和（A）成。A存儲電路B寄存器C譯碼器29.利用定時器555可以計實現(xiàn)（B）A．全加器B．多諧振蕩．寄存器D．譯碼器、碼01101001.01110001轉(zhuǎn)換為十進制數(shù)是（CA：B：：D、最簡與或式的標準是（C）A表達式中乘積項最多，且每個乘積項的變量個數(shù)最多B表達式中乘積項最少，且每個乘積項的變量個數(shù)最多C：達式中乘積項最少，且每個乘積項的變量個數(shù)最少D：表達式中乘積項最多，每個乘積項的變量個數(shù)最多、用邏輯函數(shù)卡諾圖化簡中，四個相鄰項可合并為一,能（BA消去表現(xiàn)形式不同的變量，保留相同變量B消去表現(xiàn)形式不同的變量，保留相同變量C：消去個表現(xiàn)形式不同變，保留相同量D：去4個現(xiàn)形式不同的變量，保留相同變量、已知真值表如表1所，則其邏輯表達式為（A）A：AB：AB+

ACF000011101110001

表C：ABBC010D：ABCA+B+C、數(shù)F(A，B，C)=AB+BC+AC的最小項表達式為：A：F(A,B,C)=（，2，4

100111

（B

）B：F(A,B,C)=∑m3，6）

nn01××1nn01××1001××1D：F(A,B,C)=（，，，7）、欲將一個移位寄存器中的二進制數(shù)乘以）需（C）移位脈沖。10A：32B：10：5D：、已知譯碼器的輸入三個使能，E=E=0地址碼AAA，則輸出Y～12A2B20Y是（）0A：：：、要實現(xiàn)，JK觸器的、K值應是（DA：，K=0：，K=1，D：J=1，K=1、能夠?qū)崿F(xiàn)線與功能的是（B）ATTL與門B：集電極開路門C：三態(tài)輯門：CMOS邏門、個四位串行數(shù)據(jù)，輸入四位移位寄存器，時鐘脈沖頻率為1kHz，經(jīng)（B可轉(zhuǎn)換4位行數(shù)據(jù)輸出。A：8ms：4ms8μsD：μs、表2列真值表的邏輯功能所表示的邏輯器件是（C）

表A譯碼器B選擇器C：先編碼器D：較

輸入輸IIIIIIIIYYY××××11××××1、圖所為個位進制數(shù)相加的串接全加器邏輯電路圖，運算后的S結(jié)果是441（A）A：11000B：11001C：D：圖

000×××0000100000×0000010A．(747.2)C．(3D7.1)AB2．和邏輯式相等的式子是(A)A．AC+BB．BC．BD．

BC

B．(1E7.2)D．(F31.2)

3．32位入的二進制編碼器，輸出端(D位。A.256B.128C.D.54．位觸器構(gòu)成的扭環(huán)形計數(shù),無關(guān)狀態(tài)數(shù)為個B)A．2-nB．2-2n．2D．-15．個邊JK觸發(fā),可以存(A位二進制數(shù)A．B．8C166．三極管作為開關(guān)時工作區(qū)域(D)A．飽和區(qū)放區(qū)B．穿區(qū)截止區(qū)C．放大區(qū)擊區(qū)D．和區(qū)截止區(qū)7.下列各種電路結(jié)構(gòu)的觸發(fā)器中種能構(gòu)成移位寄存器（）A．基本RS觸發(fā)B同步RS發(fā)器C．從結(jié)構(gòu)觸發(fā)器．密特觸發(fā)器常用于對脈沖波形的（）A．定時B．計數(shù)C整形1.在四變量卡諾圖中，邏輯上不鄰的一組最小項為：（D）A．m與mC．m與m

B．m與mD．m與m

2．的對偶式為：（B）

A.A+BCB.(A+B)C.A+B+CD.ABC3．屬于組合邏輯電路的部件是A）A．編碼器B．寄存器C觸發(fā)器D．計數(shù)器4．觸發(fā)中，當T=1時觸器實現(xiàn)（C）能。A．置B．置0C計數(shù)D保持5．指出下列電路中能夠把串行據(jù)變成并行數(shù)據(jù)的電路應該是（C）。A．JK觸器B．3/8譯碼器C．移位寄存器D．進制計數(shù)器6．某電路的輸入波形和出形u下所示，則該電路為（C）A．施密特觸發(fā)器B．相器C．單穩(wěn)態(tài)觸發(fā)器D．JK觸發(fā)器7.三管作為開關(guān)時工作區(qū)域(D)A．飽和區(qū)放區(qū)B．穿區(qū)截止區(qū)C．放大區(qū)擊區(qū)D．和區(qū)截止區(qū)8．已知邏輯函數(shù)A.B.

與其相等的函數(shù)為（D）。C.D.9.一個數(shù)據(jù)選擇器的地址輸入端3個，最多可以有（）個據(jù)信號輸出。A．4B．6C8D．1610.用觸發(fā)器設計一個24進制計數(shù)器，至少需()個觸發(fā)器。A．3B．4C6D5．列電路中不屬于時序電路的是。A同步計數(shù)器B．異步計數(shù)．合邏輯電路D．據(jù)寄存器．CT74LS290計器計數(shù)工作方式有種。A．1B23D．4．線—8線譯碼器有A。A．3條入線，輸出線B條入線，條出線C．條輸入線，條輸出線D．3條輸入線4條輸出線．一個五位的二進制加法計數(shù)器，始狀態(tài)為00000問經(jīng)過個輸入脈沖后，此計數(shù)器的狀態(tài)為D。A．00111B．01000D．．將一TTL異門入端A、B當反相器使用，則A、B端的連接方式為A。A．A或B中有一個接1．A或B中有一個接C．AB聯(lián)使用D．不能實6.下列各種電路結(jié)構(gòu)的觸發(fā)器中種能構(gòu)成移位寄存器（C）A．基本RS觸發(fā)B．同步觸C．主從結(jié)構(gòu)觸發(fā)器D．SR存器7．邏輯函數(shù)F(A,B,C)=AB+BC+AC'最小項標準式為（A．F(A,B,C)=∑m(0,2,4)BF(A,B,C)=m(1,5,6,7)C．F(A,B,C)=∑(0,2,3,4)DF(A,B,C)=m(3,4,6,7)8．設計一個把十進制轉(zhuǎn)換成二制的編碼器，則輸入端數(shù)M輸出端數(shù)N分為C）A．M=N=10B．M=10N=2C．M=10N=4D．M=10，9．數(shù)字電路中的工作信號為(B。A．直流信號．脈沖信號C．隨時間連續(xù)變化的電信號

n10．L=AB+C的對偶式為：（A）nA．A+BCB.(A+B)CC.A+B+CD．1．數(shù)字電路中的工作信號為（B）。A隨時間連續(xù)變化的電信號2．邏輯符號如圖一所示，當輸

A0"

B．沖信號．流信號，輸入B方波時，則輸出應為（）A”

B．0”C．方3．邏輯圖和輸入A，B的形如圖二所示，分析"0"

AB

F

A

=1

F

AB圖一

在t1時刻輸出為A）。A”B．0”．三邏輯電路為（A）

C．意

圖二A與非門B．與門

C．門

D．非邏輯電路如

圖三

圖四所示，輸入A＝＝C1，輸出F1

圖四

和

F2

分別為（D）。A

FFBFF11

C．

FF12

D．

F1．

F

AB+BC+CA的“與非”邏輯式為（B）A

FB

B．

FABBCCA

C．

FABBC．輯電路如圖五所示，其邏輯功能相當于一個（）。A“與”非門B．導或”門．與非”門A

&B

1

1

F

圖五

&．二進制數(shù)相應的十進制數(shù)為（）AB．C．170．序邏輯電路中一定是含（A）A觸發(fā)器B．組合邏輯電路．位寄存器．n觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（D）

D．碼AnB．

n

D．-11．已知某電路的真值表如下表示，則該電路的邏輯表達式為（C）。A．

Y

B．Y

C．Y

D．

YBC

A

0000

0011

0101

0101

1111

0011

0101

0111

．輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數(shù)為（）。A．3個．個C．個D．11個3．觸器要實現(xiàn)=1時，J、K端的取值為（D）A．B．J=0,K=0C．J=1,K=1D．J=1,K=0A(A)4.邏輯數(shù)F==(A)。A.BB.AC.

D.

(A

5．五個D觸發(fā)構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（A）。A.5B.10C.25D.3