高效率同步降壓型轉換器的圖設計課程

摘要隨著集成電路已經進入深亞微米時代，版圖設計早已成為集成電路產業(yè)鏈中重要的一環(huán)。它不僅是芯片是否能被生成的保證，同時也關系到實際產品的性能是否能滿足預期的目標。因此，同步降壓型轉換器的版圖設計研究具有非常重要的意義。該芯片是一個高頻率，同步整流，降壓型開關模式轉換器。具有內置的功率MOS，實現(xiàn)了連續(xù)輸出2A電流，具有優(yōu)異的負載和電路調控能力。在很寬的輸入電壓范圍，該芯片具有同步操作模式，在保證輸出電流效率更高的范圍內，電流模式能提供快速的瞬態(tài)響應和簡化環(huán)路穩(wěn)定性。該芯片具有完整的保護功能，如過電流保護和熱關機。該芯片采用的是節(jié)省空間的SOT23-8引腳封裝。關鍵詞：高效率，同步整流，電流模式創(chuàng)ABSTR拜ACT橡With磁the譯integ自rated缸circ輛uith認asen祝tered靜the稅deep管sub-m鞠icron單time漢s柏,形thel芝ayout督desi澡gnha煉dbec普amea深nimp鴿ortan膛tpar粒tof絡thei觸ntegr親ated筋circu冬itin鉛dustr紗ycha伯in罷.Iti磁snot單only政the插chip壁ca晶nbe崇gener眨ated,話buta懼lsor針elate癥dto肺wheth梅erth堂e鍬actua枯lpro兄duct輕perfo刮rmanc步ecan睛頂achie蓋veth端eexp眨ected順targ超et.馬There撥force駱,決itis躬very確impo蛙rtant任tor在esear桐chla瞎yout某desig煌nof節(jié)the倒synch兇ronou眼s難and日step-昏down懷conve滑rter限.午Th淚isch思ip墻isa原h(huán)igh-指frequ悉ency,襯sync景hrono臘us,re必ctifi跟ed,s妥tep-d寸own,翠switc色h-mod據econ搶verte忽r女with佛built心-inp雞ower耳MOSFE昨Ts.I走toff調ersa瓦very料compa毯ctso躬lutio雞nto膜achie燭vea悄2Aco煎ntinu出ous南outpu呼tcur珠rent飛with提excel然lent黃load結andl兵ine喚regul移ation公over根awi緒dein悄puts善upply恩rang憶e.Th梅e陳MP149唇4has販sync醋hrono凡usmo添deop江erati徒onfo急r課highe匠reff睡icien悠cyov燥erth維eout某putc跪urren抗tloa俯d抽range寇.敵Curre第nt-mo竄deop全erati球onpr聯(lián)ovide濕sfas駐ttra達nsien贈t末respo音nsea的ndea鼠sesl暖oops慎tabil醫(yī)izati惠on.Fu疾llpr丘otect恥ionf改eatur言esin處clude揪over京-curr脾ent該prote那ction最and鑄therm祥alsh熱utdo左wn.Th軍eMP1面494r含equir宅esa遇minim命alnu飯mber羽of筋readi騾ly-av李ailab部lest奴andar篩dext問ernal部comp劇onent五s,and沒isa煎vaila腔blei幅nas充pace-記savin暢g8-p畏in伍packa議ge衰.于K盾eywo堤rds斧：駐high-棋frequ服ency,兇sync之hrono慢us櫻rect岡ifier音,curr陪entm法ode目錄旗第1章．越課題整體框師架負1舍1.1浮課題任務霉1蛙1.2奸課題要求鳳1驅1.3嚴研究意義丸2泰第2章．射設計方案志3馬2.1滔軟件部分料3羊輸礦軟件工具墓3罪踏cade魄nce豆操作說明章3鴿2.2蔽集成電路版歷圖可靠性需撓要避免的三娛大效應甩7光巷PAE免7藝斧Latc蕩h_up客8演更ESD頂效應射11禽2.3啦子模塊版圖嶄14嘩逼LDO赤模塊搭14阿燙UVLO閱模塊惜15票木freq襲_comp車模塊蝴16環(huán)壁cont典rol_l美ogic踢模塊信17挖半curr肅ent_s危ense橡模塊檔18說售EN渴模塊癥19皮百HS_c抖ontro美l喊模塊撤19療鎮(zhèn)OCP傻模塊蛾20姐謝EA_c召ompen選satio遵n功模塊肝21喊袍0AAM差模塊掀22殊鑒1Dri執(zhí)ver_H底S影模塊跳23逮歉2Dri鵝ver_B出ootst日rap推模塊量24帽爭3OSC杏模塊久25晨放4Dri準ver_L舊S脹模塊艷26驅堵5EA_避core將模塊反26霉2.4叉頂層版圖何27窩丙懼頂層版圖布為局駁27疤你冬頂層版圖芝28鍛第3章．纖實現(xiàn)功能由29壞3.1協(xié)實現(xiàn)功能描欄述殺29艦3.2調部分模塊功錯能介紹嘩30逗第4章．達調試與實現(xiàn)刑31鉗4.1虎調試中遇到別的重點與難貴點傷31儉乓弓不接承Power鐘的摘Nwell催31乏忽漫高壓器件的上第五端錦32碎4.2忌解決方案睜34陰搜念不接橋Power濟的啞Nwell駛的解決方案蹲34耍負滑高壓器件的京第五端的連唇接方式姑36栗4.3轎實現(xiàn)展示栗41璃蔥頓高壓器件的錢第五端連接側正確之后的選驗證期41吵第5章．靠總結久42竊參考文獻巡43致謝44附錄45顧附錄一：肝IC牌版圖設計中需電阻的匹配倦基礎篇卸45才課題整體框猜架趨1.1課題符任務流隨著電子產珠品輕灰、徐薄化的發(fā)展姜趨勢，要求耕電子元器件涉體積更小，盲功耗更低。伸開關電源作鼻為電子設備拒中不可或缺免的組成部分幅也在不斷的廁進步。高效宜率、更可高房、高集成度拌、低功耗、擁低噪聲、俯抗干擾和?？蕢K化成為了辦電源犁芯片對的發(fā)展方向護。同電源轉換器酬根據輸入和扣輸出信號的隊不同可以分費為四大類：叨交流劣交流轉換器軍(項AC-AC北conv盡erter久)躲、交流-直躍流轉換器（到AC-DC培conv如erter裂）、直流-曾直流轉換器戀（據DC-DC沉conv撕erter濟）、直流-腿交流轉換器估（鄰DC-AC千conv睬erter礎）蓬，本項目為鑒直流-直流慎轉換器（女DC-DC啞conv潮erter漫）。湖本次版圖設啄計采用問UTC0賴.5um掩BCD肉工藝。該工椅藝為雙阱能psub醬工藝，機2M2P堪（雙層金屬俱雙層多晶硅崗工藝），在標本項目中所期涉及器件為阻高壓部分燥18V慌，低壓部分迎5V晚。器件包括槐高低壓牧mosf談et熊，二極管，伴三極管，鮮多晶硅電阻寇，賀Asymm祖etric居ISO附等等。英本次課題設競計的任務是均根據斑電路設計者叨提供的高精逮度的同步降挖壓型開關轉杏換器汪電路壇，結合爸實際塵工藝要求完葉成高質量的怪版圖設計。自1.2稈課題要求杏本項目來源維于廈門元順例微電子成都煌分公司的實比際項目，在添綜合市場因矮素和工藝水禮平的基礎上秀，利用下caden探ce盆、隔calib樹re宗等掩EDA巡工具，基于續(xù)集順代工廠渴0.5um祖BCD嚴工藝設計了敲一款電流模鬧高效率同步銅降壓型撥DC-DC螺轉換器的版怕圖廁，嗚從底層bl璃ock開始干到頂層的布測局布線，在便版圖結構中乞做好匹配，憲屏蔽敏感信習號，隔離高蔥噪聲模塊與藥易受干擾模厭塊，做好l拿atch_某up防護，洽利用箭合理的緒ESD盲結構防止靜串電泄放。鴨在版圖設計擱中采用ca雹libre炮驗證工具對壯版圖進行d舍rc呀、零lvs驗證啊，并最終生期成可用于生棒成的GDS網II文件賢。銅本課題的主使要工作包括頓：叛1.庫孔和基礎器返件的創(chuàng)建彼；需2.底層租block忠繪制；巨3.頂層咐top培繪制；灘1.3研究妨意義畜目前在我國干從事集成電根路設計行業(yè)楊工作的公司饑有很多：有遙無晶圓廠的炒專業(yè)設計公慢司，也有涵金蓋從晶圓生考產到封裝測旨試所有流程皺的戚大型公司。疾我國集成電喪路設計行業(yè)艱與經濟發(fā)達瞎的國家相比剝，差距還很要大，劣我們應該努浩力提升自身嚼業(yè)務能力，強從工藝制造贏到電路設計價方面提升自號身對集成電恩路的理解以外在實際項目串中繪制出更佳為優(yōu)異的版紫圖。設計方案喝2.1軟劫件部分宵橫糖軟件工具炭Caden城ce徒是垮CADEN嚴CE扯公司生產的濁集成電路設艱計工具的總字稱，妖是一個大型叔的載EDA催軟件合集，姑是具有強大糕功能的大規(guī)翼模集成電路宗計算機輔助演設計系統(tǒng)，哄它幾乎可以棵完成電子設時計的方方面忘面，包括累ASIC帖設計、潮FPGA桃設計和賞PCB汗設計友等天。糖Caden逃ce企在仿真、拼電路圖設計莫、自動布局臥布線、版圖懇設計及驗證冷等方面悠著嗚絕對的優(yōu)勢朽，也是目前新絕大多數蠟IC浴設計公司所句使用的軟件熱。潑本論文是利猾用希caden坡ce魔ic告51雄完成的如，所以重點說介紹一下蟻軟件末caden葵ceic評51偷。在雖caden雨ceic妹51賢中包含了謙混合輸入的單原理圖輸入僚方式（澡Virtu鏟osSc梢hemat純icCo糠mpose剝r豬）、混合信弱號設計環(huán)境苗（停Affir妻maAn看alog燙Desig基nEnv擊ironm夸ent積）、爸版圖編輯（碎Virtu采osoL駝ayout豈Edit伐or迎）燒等等。綁版圖編輯（肉Virtu忠osoL理ayout概Edit紋or流）是版圖編司輯者最常用描的設計工具供，脹下面通過址挺模塊流程步圖來介紹一啞下版圖編輯貞（懂Virtu材osoL毯ayout萍Edit往or互）的使用。曬港娛caden喬ce曬操作說明閉常用的ca暗dence眼配套文件省包含以下?lián)p三絲個，如圖星2-1聚所示稠。cade新nce為啟鉤動cade季ncei刻c51的腳頁本文件濃（該腳本文蔥件內含啟動哄caden范ceic叮51的快捷騾方式icf撿b&，其中榨&表示ca壘dence錄ic51慚以后臺運行焦的方式打開釀）灰，cds.芒lib為庫兼管理文件（霉libra割ryma開nager并），.cd過sinit落為淺caden運ce啟動文景件(可以用含來自定義率額外煉加載昆的東西蓮)浩。階圖2-1瘋cade悟nce配套描文件封運行cad王en桿ce啟動腳緩本文件，之caden逮ceic叉51啟動過是程如圖2-摧2所示。竟圖2-2耍cade湯ncei最c51啟動震過程墊軟件啟動完暖成之后，生每成如圖2-親3所示的C膚DS.lo往g窗口度。位于窗口雞下方，mo給use字樣而上方的是絡CIW窗口汪（Comm韻andI庸nterp推reter第Wind庫ow）里，即為命令蛛解釋窗，此宵外cade找nce軟件綿內嵌的控制孔窗口，通過齒此處可以在浙caden棵ce軟件啟顫動之后加載吳腳本文件等般。饅圖2-3堵CDS.黎log窗口何啟動cad嗎ence軟邪件之后，通殺過如圖2-口4所示的操煎作步驟建立池一個新的庫狼，目在這個庫下痕完成版圖的議編輯。瞎圖2-4典建庫勞按圖示2-辦4操作后，遷會出現(xiàn)NE弟WLib路rary建木立窗口，在衰左側Nam叨e處填寫新欣建立的Li口brary曾的名字，在霉右側Tec龍hnolo跳gyFi修le下方可鹽以選擇新建嫌立的庫是否繩需要綁定壘一個葛已存在的技妙術庫（an朵exis濱ting獸techf洲ile）或淋者蔬綁定一個由透Found屆ry提供的優(yōu)最為基本的氏技術文件（治anew顫tech飼file）療，甚至也可籍以只建立一說個空庫，不烏需要任何技座術支持（D扁on`t匠need霧atec糖hfile別）攏。一般情況州下，如果F乎oundr臣y提供了完盲整的PDK筍，我們則在悉建庫的時候攏可以選擇綁爭定一個已存茂在的技術庫般（ane胖xisti丑ngte匙chfil松e）蝕，操作如圖起2-5所示插。綿圖2-5柜新建庫的杜設置葵點擊ok仇后，彈出如晉圖仆2-6所示坦窗口，選擇炒本次俘項目所需技贊術庫早“歇UTC06霞_BCD_明5V_18耕V_30V短_40V到”逝。再次點擊煩ok之后，叔一個綁定了次技術庫的L棵ibrar諷y班就建立好了含。礙圖2-6鍛選擇需要凝綁定的技術板庫裝我們可以在結Libra齊ryMa此nager工窗口通過查氣看庫的基本況屬性，如建施立時間，存捕在目錄的具燙體位置等等禿。我們可以附通過這里驗斜證庫是否建梳立正確，在甜Libra欣ryMa事nag種er中選中噴庫，右擊選赴擇Prop石erty蜜即可彈出如裕圖2-7樣所示的屬性嗚窗口。啟圖2-7誓庫的屬性蔑在新建立的矩庫中新建一碰個view盆為Virt辮uoso的郊Cellv哪iew我，在此黑Cellv搞iew繪制棍版圖，操作花如圖2-8充所示。緊圖2-8帽新建Ce金llvie講w垃2.2章集成電路頓版圖可靠性晚需要避免的惑三大效應簡2輛.篩2擾.1貧PAE稱2吊.任2孕.1閑.油1永PAE樓簡介候芯片中金屬刮線或者多晶蘭硅(pol仇ysili埋con)窗等導體，就塘像柔是一根根天抹線，當有游動離的電荷時擱，這些“天荷線”便會將構它們收集起倍來，天線越嫂長，收集的帖電荷也就越比多，當電荷虛足夠多時，帆就會坐產生嫌放電來對芯片內部撓產生破壞，碧這就是天線帝效應（PA盈E）余。稿IC現(xiàn)代工鼓藝中經常使糧用的一種方盾法是離子刻白蝕（pla劍smae免tchin顧g），這種虛方法就是將蕉物質高度電舞離并保持一接定的能量，倡然后將這種俱物質刻蝕在左晶圓上，從鋤而形成某一雖層。理論上擦，打入晶圓承的離子總的隨對外電性應栗該是呈現(xiàn)中謝性的，也就瓣是說正離子勉和負離子是蠻成對出現(xiàn)，援但在實際中吳，打入晶圓牛的離子并不枕成對，這樣植，就產生了獅游離電荷。更另外，離子尺注入（io善nimp昆lanti徹ng）也可路能導致電荷北的聚集?？蓢嵰?，這種由發(fā)工藝帶來的熱影響超我們是無法苦徹底消除的慣，但是，這聲種影響卻是獲可以盡量減泛小的?；煸贑MOS甲工藝中，P繪型襯底是要納接地的，如佳果這些收集違了電荷的導章體和襯底間訪有電氣通路節(jié)的話，那么致這些電荷就低會跑到襯底黃上去，將不儲會造成什么齊影響；如果貼這條通路不屠存在，這些犁電荷還是要窯放掉的，那彎么，在哪放迫電就會對哪蘋里造成不可綠挽回的后果但，一般來講勸，最容易遭錢到傷害的地跑方就是柵氧猜化層。擔通常情況下啊，我們用“笑天線比率”包（“ant艱enna滑ratio唐”）來衡量泰一顆芯片能習發(fā)生天線效劉應的幾率。信“天線比率詞”的定義是姐：構成所謂疫“天線”的把導體（一般家是金屬）的然面積與所相嫁連的柵氧化羨層面積的比傲率。隨著工荒藝寶技術壩的發(fā)展，柵諷的尺寸越來壇越小，金屬膏的層數越來頭越多，發(fā)生呈天線效應的粗可能性就越僅大，所以，墳在0.4u蠟m/DMS集P/TMS蝴P以上工藝蓬，我們一般錦不大會考慮此天線效應。稱而采用0.拘4um以下描的工藝就不竟得不考慮這搭個問題了。其可通過插入酬二極管（N牧ACDi外ode）的掛方法來解決寧天線效應，科這樣當金屬茫收集到電荷不以后就通過佩二極管來放述電，避免了睡對柵極的擊蓄穿。燙注：DMS品P——Do硬uble定Metal瑞Sing需lePo奉ly云TMSP—仇—Thre錄eMet疤alSi剃ngle畫Poly怎2凳.破2句.1乘.恐2尼防止侵PAE岔的暈方爭法如1）跳線糟法。又分為怪“向上跳線貓”和“向下形跳線”跌兩種方式灑。沉跳線即斷開拖存在天線效宣應的金屬層舞，通過通孔管連接到其它角層（向上跳糟線法接到天稠線層的上一咐層，向下跳贊線法接到下假一層），最杏后再回到當針前層。這種暫方法通過改蹈變金屬布線精的層次來解灣決天線效應解，但是同時狀增加了通孔才，由于通孔莖的電阻很大榴，會直接影虎響到芯片的苦時序和串擾雕問題，所以趟在使用此方匠法時要嚴格紡控制布線層義次變化和通避孔的數量您，一般情況吧下著在跳線處奉孔越多越好有。屯在版圖設計雁中，向上跳六線法用的較馬多，此法的楚原理是：考拆慮當前金屬權層對柵極的息天線效應時淋，上一層金炮屬還不存在枯，通過跳線隊，減小存在賣天線效應的擾導體面積來火消除天線效蓮應?，F(xiàn)代的慌多層金屬布鮮線工藝，在噴低層金屬里收出現(xiàn)PAE都效應，一破般都可采用低向上跳線的幼方法消除。讀但當最高層趙出現(xiàn)天線效跌應時，采用鑰什么方法呢汪？這就是下鑼面要介紹的蜘另一種消除枝天線效應的象方法了。未2）添加羞天線器件，蓮給“天線”趴加上反偏二典極管。通過窄給直接連接成到柵的存在變天線效應的蜂金屬層接上冤反偏二極管趣，形成一個必電荷泄放回鐘路，累積電歐荷就對柵氧付構不成威脅雨，從而消除尋了天線效應控。當金屬層棕位置有足夠貧空間時，可欄直接加上二孕極管，若遇栗到布線阻礙斬或金屬層位興于禁止區(qū)域按時，就需要退通過通孔將夕金屬線延伸賢到附近有足課夠空間的地峰方，插入二愛極管。改3）給所晚有器件的輸疑入端口都加疫上保護二極樸管。此法能擋保證完全消惰除天線效應典，但是會在節(jié)沒有天線效事應的金屬布豎線上浪費很蹲多不必要的云資源，且使賊芯片的面積車增大數倍，饞這是VLS熱I設計不芝允許出現(xiàn)的原。所以這種趟方法是不合繞理，也是不眨可取的。崇4）對于付上述方法都舅不能消除的愚長走線上的墨PAE，可殖通過插入緩歉沖器，切斷域長線來消除蠅天線效應。現(xiàn)在實際設計住中，需要考堪慮到性能和巧面積及其它令因素的折衷慨要求，常常魯將法1、法瞧2和法4風結合使用凳來消除天線提效應。陰2.2.橡2央Latch鑼_up辦2.2.轉2模.腔1蔥Latch勢_up津簡介座L肌atch-昂up犁原理分析：箏CMOS萄電路中在電蘆源蛇VDD嶺和地線旨GND幻之間由于寄叢生的衰PNP吧和族NPN豬相互影響可愉能會產生的該一兔些課低阻抗通路密，使書VDD轉和蠢GND洗之間產生大史電流，這就完稱為閂鎖效類應（卻latch紡_哀up劣）。醋閂鎖效應剖值面圖與等效述電路圖如圖浪2-9所示近。領隨著IC煮制造工藝的敗發(fā)展，集成旬度越來越高綱，產生因latch脖_封up損的可能性會湯越來越高。圍圖2-9步閂鎖效應剖足面圖與等效劇電路圖哀如圖2-1增0所示，當碼無外界干擾葉未引起觸發(fā)藍時，兩個澡BJT四處于截止狀遭態(tài)，集電極濟電流是景C-B惕反向漏電流毅構成，電流分增益非常小妖，此時汪latch匪up猴不會產生。歐圖2-10谷不會發(fā)生黨閂鎖效應的診分析電路圖他如圖2-1草1所示，當行一個離BJT疤集電極電流毛受外部干擾周突然增加到未一定值時，鴿會反饋至另問外一個炊BJT帥，從而使兩峰個醫(yī)BJT嫂因觸發(fā)而導享通，丈如果整個環(huán)巧路增益大于寸1，則扒VDD計至扮GND易間形成低阻圓通路，枝Latch碧up承由此產生。烤圖憑2-11違會發(fā)生臘閂鎖效應的王分析電路圖橫L悟atch-閘up源產生的具體顛原因分析：脅1.腫芯片一開始踏工作時歡VDD盟變化導致邊Nwell召和督Psub旋間的寄生電褲容中產生足久夠的電流，索當田VDD攝變化率大到濁一定地步，猛將會引起梢Latch慚_基up襲。亞2.播當溉I/O增的信號變換隸超過昌VDD-G菌ND掌的范圍時，縣將會有大電岡流在芯片中揚產生，也會障導致項SCR梢的觸發(fā)。忘3.ESD員靜電加壓，城可能會從保耽護電路中引勇入少量帶電誰載流子到阱敘或襯底中，悄也會引起和可控硅（贈SCR秋）匙的觸發(fā)。瀉4.添當許多驅動雅器小（buff勸er）同時向工作領，負載過大傷使望VDD鐘或害GND徒突然變化，植也有可能打作開利可控硅（含SCR義）翠的一個博BJT攪，從而作存在引起閂樂鎖的風險醉。錯5.譯阱側面漏電渣流過大，也漠有可能會引俯起閂鎖。牽L蒙atch-死up停的危害：怕在進入低阻道狀態(tài)以后，食若芯片外界越的電路不能肌限制器件中患電流的大小齒，可能會有嶄過量的電流括流過芯片中鑒的金屬走線驗，引起局部禽器件過熱，上從而發(fā)生金消屬熔斷或燒桂毀，致使P組-N結漏電副流增加或短完路，燒毀芯寇片，造成芯跨片失效。羞歉.歇2疲防止培Latch運_up選的助方爬法獵防止閂鎖的片方法陣1嫁：使用重摻梁雜襯底，降規(guī)低放Rsub幼值，減小反誘饋環(huán)路增益有。執(zhí)防止閂鎖的說方法碧2摩：使用輕摻睛雜外延層，奶防止側向漏羊電流從縱向計PNP狠到低阻襯底劣的通路。躍防止閂鎖的悲方法夕3甲：使伯NMOS留和嘆PMOS拼保持足夠的努間距來降低扯引發(fā)召SCR共的可能。惹防止閂鎖的領方法4：嘴Sub幅接觸孔和恩Well享接觸孔應盡爪量靠近源區(qū)窯。以降低再Rwell黃和鳴Rsub符的阻值。爬防止閂鎖的隊方法抵5溜：使用使用據隔離槽招防止閂鎖的豬方法6：使偷用Guar杰dRing莖1.多子叉Guard跡Ring筑：友P+Ri對ng料環(huán)繞發(fā)NMOS克并接醋GND程；幼N+Ri澡ng種環(huán)接梅PMOS噴并接奏VDD漂。綢使用多子保扁護環(huán)可以降倘低玻Rwell朋和肉Rsub拐的阻值，且縮可以阻止多餅數載流子到嗽基極。宏2.少子清Guard鑼Ring捐：鑰制作在血N白阱中的譜N+Ri遇ng剝環(huán)繞遍NMOS灘并接舍VDD書；頌P+Rin穴g別環(huán)繞慨PMOS梯并接勤GND喬。爸使用少子保走護環(huán)可以減景少因為少子投注入到阱或郊襯底引發(fā)的素閂鎖。貍2.2.圖3香ESD效應殃淚.農1塑ESD簡介猴在本世紀7即0前代以前賽，很多靜電丙問題都是由擇于人們沒有算ESD意識概而造成的，毅即使現(xiàn)在也斤有很多人懷拒疑ESD會淋對電子產品斯造成損壞。拒這是因為大收多數ＥＳＤ躺損害發(fā)生在墨人的感覺以炭下,因為人兔體對靜電放趟電的感知電副壓約為3Ｋ掀Ｖ，而許多悼電子元件在濫幾百伏甚至升幾十伏時就畏會損壞，通泳常電子器件籍被ＥＳＤ損隙壞后沒有明秋顯的界限，聞把元件安裝哪在PCB上山以后再檢測夸，結果出現(xiàn)垮很多問題，制分析也相當慮困難。特別萌是潛在損壞啟，即使用精自密儀器也很枯難測量出其非性能有明顯尊的變化，所壯以很都電子米工程師和設釋計人員都懷填疑ESD，解近年但實驗斗證實，這種跨潛在損壞在族一定時間以侄后，電子產款品的可靠性室明顯下降。記ESD是代治表英文制“符Elect賺rosta晌tic外Disch爐arge?！弊?，懶即"靜電放類電"的意思蟻。ＥＳＤ是龜本世紀中期身以來形成的呼以研究靜電花的產生與衰兆減、靜電放戀電模型、靜館電放電效應毯如電流熱（摟火花）效應勉如靜電引起涉的著火與爆團炸）和電磁降效應（如電判磁干擾）等椅的學科。近的年來隨著科響學技術的飛戶速發(fā)展、微歷電子技術的里廣泛應用及瑞電磁環(huán)境越辛來越復雜，活對靜電泄放蘋的問題越來糊越重視。端ESD產生移的三種形皺式：肚1.燕人體形粗式即指當人浸體活動時身扇體和衣服之遠間的摩擦產你生摩擦電荷嬌。當人們手宜持ESD敏擾感的裝置而循不先拽放電值荷到地，摩貌擦電荷將會靠移向ESD廢敏感的裝置獵而造成損壞貞。喜2.懸微電子器件蒸帶電形賣式既指這些阿ESD敏感箱的裝置，尤倆其對塑料件太，當在自動爽化生產過程衛(wèi)中，會產生壯摩擦電荷，請而這些摩擦匆電荷通過低弟電阻的線路參非常迅速地侵瀉放到高度堆導電的牢固教接地表面，顛因此造成損鬧壞；或者通繳過感應使E從SD敏感的做裝置的金屬使部分帶電而勺造成損壞。曠3.迎場感類型孤形抬式即有強電乓場圍繞，這微可能來之于嚼塑性材料或伶人的衣服，務會發(fā)生電子塵轉化跨過氧夜化層。若電默位差超過氧坐化層的介電精常數，則會微產生電弧以塵破壞氧化層類，其結果為流短路。管ESD的狐主要孕危害：葡靜電放電是追兩個具有不偏同靜電電位柴的物體,由葛于直接觸或鳥靜電感應引攪起兩物體間來的靜電電荷鐮的轉移.靜駛電電場的能救量達到一定替程后,擊穿趕其間介質而漆進行放電的盼現(xiàn)象就是靜卡電放電。E隱SD在一個傳對地短接的危物體暴露在傘靜電場中時招發(fā)生.兩個販物體之間的午電位差將引熔起放電電流罩,傳送足夠修的電量以抵蟻消電位差.頓這個高速電胡量的傳送過闊程即為ES秩D。在這個鞠過程中將產悼生潛在的破駛壞電壓.電壯流以及電磁脹場。ESD湊將產生強大病的尖峰脈沖懂電流,這種梯脈沖電流中戶包含豐富的衰高頻成份,柜其上限頻率裙可超過1G武Hz,取決液于電平、相冊對漫濕度、歷靠近速度和洲放電物體的會形狀。在這輸個頻率典型毯的設備電纜馬甚至印制板暮上的走線會耗變成非常有題效的接收天愈線。因而對榮于典型的模更擬或數字電婆子設備，E噴SD傾向于糞感應出高電歇平的噪聲，擇它會導致電飲子設備嚴重丸受損或操作獨失常。祥當ESD位摩置距離較近川時,無論是里電流還是磁脂場都是很強摩的。因此在農ESD位置另附近的電路腹一般會受到押影響。中ESD引起向的兩種失效厭：屋①賽由于ESD銀電流產生熱化量導致設備異的熱失效;劈②鎖由于ESD迫感應出高的礙電壓導致絕曬緣擊穿。否兩種破壞可蔽能在一個設浪備中同時發(fā)置生絕緣擊穿等可能激發(fā)大差的電流,這簽又進一步導驅致熱失效。充由ESD引溝起的芯片損鞠傷如圖2-禁12所示。彼圖2-12舒ESD引抄起的芯片內渡部損傷核活.貢2悶防止ESD偷的方法股目前對于芯灑片PAD處羅常用的防止敏ESD的方稻法是采用成GGNMO萬S迅結構。饅GGNMO夫S（gro航unded拐-gate漠NMOS燕）：框Drain嗓端接至PA爺D，Gat刑e端接至電修源地。ES馳D保護利用尸其寄生的N淡PN三極管次，形成一個肝低阻抗的放舉電通路，以逗此來保護I打C的內部電第路。艘結構圖如逝圖2-13傻所示。罩圖2-13加GGNM貪OS用于E猶SD價防治緣本次項目中采所使用的G災GNMOS份ESD結摸構如圖2-肢14所示：筑圖2-14怒毅芯片中的實叨際ESD結腥構鑄2.3瘦子模塊判版圖今2.撕3歲.1蠶LDO禍模塊狐圖2-15猴LDO模鍬塊電路圖治圖賴2-16狡LDO模塊撒版圖癥2.賢3優(yōu).表2白UVLO扮模塊守圖2-17山UVLO集模塊電路圖紀圖2-1援8嬌UVLO奶模塊版圖扯2.備3柿.蔥3乎freq_爬comp勒模塊及圖2-1己9擴freq_購comp模燈塊電路圖顫圖2-斗20宇freq_杰comp模招塊版圖銳2.揭3遺.留4劈contr姐ol_lo濤gic嫌模塊競圖2-筆21算contr殘ol_lo色gic模塊羽電路圖湊圖2-襖22國contr粘ol_lo欣gic模塊及版圖吃2.遲3糊.攝5芹curre浙nt式_骨sense敵模塊紀圖2-那23醉curre脂nt_se即nse模塊廳電路圖燕圖2-拘2蓮4心curre更nt_se廁nse模塊謹版圖罵2.悼3何.婆6赤EN私模塊激圖2-根25皺EN模塊電丈路圖灑圖2-該2采6擁EN模塊版部圖爭2.家3點.焰7朝HS_co淋ntrol惹模塊毒圖2-建27融HS_co憤ntrol跳模塊電路圖泊圖2-膛2即8很HS_co少ntrol寫模塊版圖蘭2遵.慎3濱.蘆8資OCP模塊垮圖2-餃29社OCP模塊貼電路圖胳圖2-霜30OC抹P模塊版圖擺2.梁3凍.牲9頑EA_co版mpens棉ation程模塊爪圖2-擇31汪EA_co墻mpens臥ation電模塊駁電路圖蔽圖2-絹32堆EA_co電mpens曬ation煤模塊版圖期2.暖3脂.軍10獸AAM模塊鹿圖2-曲33旬AAM態(tài)模塊繡電路圖特圖2-礦34瑞AAM綁模塊版圖娃2.抓3夫.亡11輕Drive癢r_HS模涉塊攪圖2-捷35翻Drive給r_HS吃模塊茂電路圖戀圖2-易36蔑Drive凈r_HS趙模塊版圖曬2.笛3萍.淹12烈Drive世r_Boo籠tstra純p模塊悠圖2-翠36孔Drive棒r_Boo歐tstra自p掩模塊單電路圖鳴圖2-欄37宵Drive去r_Boo厭tstra偽p忽模塊版圖錯2.3功.斤13波OSC模塊握圖2-慎38譽OSC瓜模塊電路圖突圖2-鍬39質OSC蘇模塊版圖屆2.訴3攪.糠14孔Drive覺r_LS模愛塊落圖2-喂40行Drive睡r_LS筋模塊電路圖求圖2-勻41訂Drive率r_LS瘦模塊版圖悟2.果3緞.醒15懷EA_co椅re模塊梢圖2-射40筐EA_co能re屋模塊電路圖塘圖2-潛41腐EA_co嫌re促模塊版圖慶2.4責頂層哀版圖辰2.搜4典.1各頂層版圖布范局摸芯片頂層整嫂體布局如圖具2-42趟所示溝，橢形方塊時為PAD，園矩形方塊為鉤block閱。角圖營2櫻-失42挖芯片頂層整恨體布局圖陪2.稿4環(huán).胖2鍵頂層版圖湖芯片頂層最村終版圖如圖艘2-43表所示脫。以圖悠2跟-刷43房芯片頂層蠟最終版圖實現(xiàn)功能級3鹿.1度實現(xiàn)功能描承述妥高效率感同步降壓型股轉換器芯片勁功能框圖性如圖3-1礙所示知圖3-1粉芯片整體疏功能框圖菜功能描述：張此芯片是一遮個健具有然高頻席、莖同步著、降壓、整駁流特性的開砌關模式轉換催器。其中芯狠片內置Po跨werM構OSFET析S天，煤在具有優(yōu)良鄭負載和對輸賣入電壓范圍跳很大時線性劫調節(jié)詳均太能夠實現(xiàn)2好A電流的連韻續(xù)輸出框。舍該芯片擁有殊固定的工作女頻率，飄利用液峰值電流控監(jiān)制模式談去調節(jié)輸出錫電壓。該芯法片含有一個甩內部時鐘供籮給PWM周戲期，集成的臨高端功率M河OSFET卸S保持開啟貢直到電流達趕到被比較電天壓設定的值思。當電源關而斷時，功率燕MOSFE疑TS保持關炮閉直到下一販個時鐘周期瀉開始。如果丸在一個占空閣比為95%撥的PWM周脈期中，功率冊MOSFE劑TS的電流幕沒有達到被臘比較電壓設補定的值，那仍么禽模塊中的功群率MOSF罩ETS會被骨強制關斷。積此芯片理想糟情況下的功嶼能仿真如圖顫3-2所示庫，殲即在輸入電肥壓（Vin屋）范圍4.旗5V-16頃V之間都可相以通過芯片徹自調節(jié)，穩(wěn)最終產生穩(wěn)悟定的2A電頌流輸出。譽圖3-1阿理想情況下扔的芯片功能示仿真圖休3.2萬部分扔模塊功能介婚紹壩REF俘模塊射:徒此芯片突是作為內部友電路電源的拔一個內置調蛋節(jié)器。此模埋塊采用I/停OVIN聾的輸入電壓任，并且在所戰(zhàn)有正確的V鉛IN輸入范刪圍內都能正鋼常工作。當廈VIN上的閘輸入電壓大娛于5.0V城時，REF奪模塊的輸出宜是全部被調扮節(jié)過的。當監(jiān)VIN的輸夠入電壓低于欲5.0V時希，REF模刪塊的輸出減屠少，并且這漸部分需要用作到撥0.1μf剖解耦的陶瓷冶電容器患作調節(jié)。恰AAM模塊翁：AAM模罵塊是一個誤筑差放大器，主用作比較F稠B引腳的輸度入大于RE冷F模塊產生典的的0.8嚴V電壓的部想分，并且輸敲出比較電壓益去控制Po享werm狗os上的電該流。岔此夕優(yōu)化了膛的貍內部補償網鋪絡簡化了回通路組件和控馬制環(huán)路的設筋計避。寧UVLO模碼塊：UVL并O模塊即蛛Under藥-Volt然ageL鍛ockou拌t（欠壓保雞護）模塊，粗UVLO模奸塊保證芯片慮在足夠的電勁源電壓下工搖作。芯片內激置的比較器悉時時刻刻監(jiān)流視著內部R般EF模塊的網輸出電壓。她當下降做的電壓區(qū)間器達到3.2寧5V時，U問VLO勵模塊的電壓暴上升區(qū)間蠢大約達到3危.9V。輸S騎oft_s魔tart模毒塊：俗此模塊為芯旨片內置的軟男啟動電路，找此模塊用于拐防止在芯片粒啟動時芯片稱的輸出電壓盾瞬時超調。恐當芯片啟動賓時，內部電詞路產生一個餓軟啟動電壓損（SS）辰，該電壓從蔥0V到1.掙2V跳變。預當SS電壓宜比REF產責生的電壓低嘆時，AAM摟模塊使用S凡S電壓作為逢參考值。當留SS電壓比灰REF產生狐的電壓高時莖，AAM使爺用REF產邊生的電壓作笑為參考值。調試與實現(xiàn)宏4.1激調試中遇到嘆的重點與難閃點訴4扭.1.1到不接Pow栗er的Nw身ell犯此敘工藝是雙阱榴（P阱和N免阱）psu員b工藝，不刑接bloc龍k中最高電奇位的NWE鑒LL稱之為扎hotw鑰ell。這惑種阱非?；钋佘S，阱電位僻很容易受到襪外界影響從設而發(fā)生跳變票。如果兩個降hotw昨ell因為玉布局布線因限素必須放在籠一起，那這挪兩個阱會跟壇P型襯底形忘成寄生的N芒PN結構提。當襯底有耕漏電流影響駕到這個寄生現(xiàn)NPN結構泉時，如果兩理個hot冷well之掛間的P型襯撤底電位升高介（使得此寄綱生NPN結趣構之間的任遇一PN結正忠向導通）或哲者兩個ho神twel娃l之一的電失位被拉低（柜當比兩個h獅otwe柿ll之間的膚P型襯底低蠅，使得有P術N結正向導逐通）時，此架寄生NPN造結構有很大氣可能會導通挺。此時如果從hotw晝ell的橫芽截面積很大抓，那么此寄今生NPN結蟻構產生的電燒流會相當可腹觀，孟對周邊模塊奶是極其危險腔的。陷單個hot繳well爬與兩邊的P矛型襯底男會形成寄生季的PNP結辭構，如果此狡結構中的某動一邊P型襯惰底電位升高效，使得存在掃導通的PN蒼結，那么此范寄生PNP債結構會導通忠，也會產生涼很大的電流狀，對周邊模為塊產生很大裹的干擾，這隆是非常危險與的?？诌@兩個寄生粘的NPN和皂PNP通過蘋襯底組成電召路后，如果共此電路中的蛙任一寄生結專構被開啟，蜂產生的寄生束電流激活了絕電路中的另報一寄生BJ瓦T（即此電念路中的環(huán)路幟增益大于1柔）時，細那么此寄生轟電路就會一妨直存在并保眉持開啟，從建而在襯底中使形成一條大冠電流通路，附擾亂芯片正肅常工作，在傾金屬走線上嫩加上比正常評工作大無數凡倍的寄生電遣流，從而使燒金屬連線被缸燒毀，進而央毀壞整個芯挑片。即發(fā)生貴閂鎖（La軍tch_u秋p）效應。藥因為hot娃well熊是存在于芯救片內部的，肅在芯片Ta峽p_out截之后就會一抬直存在，是丘對整顆芯片胃的巨大隱患火。當發(fā)生閂求鎖（Lat陽ch_up罩）之后，我數們無法從外國界通過調試首手段去保護筑芯片避免或探者斷絕閂鎖洗（Latc事h_up）邀的發(fā)生。彼所以芯片一幫旦發(fā)生閂鎖顫（Latc速h_up）最，那此芯片黑的Tap_什out費用仙就會白白的律流失，屆時箏既浪費了公復司的瞧資金，也會霸延期產品的怕上市時間，籮進而導致公墓司的利潤虧波損，甚至可他能從此失去痛市場。既然旗hotw時ell存在準這么多的安右全隱患，但泰要滿足電路裝特性又不得籍不使用這樣喪的結構的話壽，那我們在副繪制版圖時投就應該救小心謹慎，普力求在芯片折中完全拒絕胡此類危害的毅發(fā)生，爭取輸Tap_o盈ut一次通湖過。洽4行.1.鉗2笨高壓器件的錘第枝五蘇端宜此工藝可生諸產高壓器件墨（18V/桑30V/4詠0V）和低字壓器件（5愿V）外；高壓器件鏈的類型都是陰一樣的，但尼對于不同工帝作電壓的器饞件具體結構秒有差異。以診應用于18舟V高壓的綱Asymm腿etric崇（非對稱虧）犬PMOS繩為例講解一作下高壓器件殖在版圖繪制式時的重點與度難點。18起V苗Asymm監(jiān)etric淺（非對稱啟）轎PMOS近的剖面圖如秀圖4-1所座示，俯視圖趕如圖4-2否所示買。脾圖4-1目18V倚Asymm痕etric脾PMOS投器件剖面圖平圖4-2撓18V析Asymm內etric例PMOS圖器件俯視圖造由器件剖面新圖和截面圖置可以看出，覆該瞞Asymm勢etric螞（非對稱施）器件的源吩漏區(qū)域大小申不一樣，并殖且器件的b角ulk也不忽再像是常用傻低壓器件那椒樣做成一個袋環(huán)狀，將器庸件圍住。高環(huán)壓器件的b沸ulk是掠跟器件擴的源端做在諒一起。由于州高壓器件結雄構的特殊性扛，所以器件饅的源漏區(qū)都礦是固定的，克不是像卵低壓器件那邀樣在版圖布莊局布線時可鋒以根據自己奮的實際需要斃對器件的源糞漏區(qū)進行任赴意指定。傳并且由剖面所圖可知，波此工藝的高儉壓型器件是曉一個5端器印件，比低壓哪器件多了一添個Nwel線l+ND（當一種N型注角入）的區(qū)域可，該區(qū)域是醬除開源/漏部/柵/背柵胡的第五端，圓器件具體版探圖如圖4-動3所示。案圖4-3乖18V貴Asymm姐etric置PMOS揉器件實際版蟻圖付在朋圖4-3壇18V勇Asymm才etric拌PMOS謎器件實際版返圖豬中，黃色意部分為Nw敗ell（此蛇處為了能更境直觀的看清借器件各個層慚次，對di苗splay蒸文件更改了雀Nwell迎的設置），調灰色的為N豆BL（N型城掩埋層），壟水攤藍色為Pw束ell（此珠處的Pwe費ll實際為奏實心填充）閣，深藍色為嶼SN（N型串注入），紅風色為SP（延P型注入）扛，青色為P軟oly1。估結合圖4-毀1與圖4-洪2嘉可以羞更直觀的理巴解該器件結宋構撇，朽源漏區(qū)除了籃相對叉poly1懼位置不一樣慘以外，所處臉環(huán)境也不一句樣。刃源區(qū)與漏區(qū)厲挨在一起并纖且做在Nw譜ell里面悄，漏區(qū)單獨封做在一個瓶孤立的冊Pwell丘里蔽面，這些地薯方可以體現(xiàn)筒器件的勇Asymm離etric專（非對稱）刺性脫。何由圖4-3召18V園Asymm舞etric臉PMOS定器件實際版相圖隱可以看出，覆外圈的Nw蜂ell，即寺器件的第5簡端并未通過副conta些ct、金屬墨等直接引出粉連至節(jié)點。驗所以高壓器駱件的第5端把為一個隱藏理的端子，因每為器件的源詢漏均做在此尚Nwell掏里面，所以帶實際上器件麥的第5端減與源漏電位胞一致。雖然姨器件誼第5端為隱戒藏端口，但季是如果該類魚型器件源端憶所接電位不豎一樣，那么棋在實際動版圖繪制時椒，是不能夠燈將Nwel好l究拼接在一起捉的，不然在霧LVS驗證臘時經常會產丟生讓人費解植的錯誤恒。購4.2壇解決方案苗4若.暢2蜂.1浸不接Pow舅er的Nw晴ell影的解決方案螞在4.1.現(xiàn)1中講到不勻接Powe噴r的Nwe驗ll很危險苦，既會形成聽存在開啟風律險的寄生B暢JT絲，嚴重時還釋會顯發(fā)生Lat穴ch_up射燒毀芯片，默所以針對此租類不接Po責wer的N甚well需覽要特定的處戰(zhàn)理方法。環(huán)方法1：當擺兩個不同電晚位的Nwe君ll緊靠（鄰因為此處討沈論的是不接勞Power歷的Nwel銷l，但一般緣情況下Nw仆ell都是痛接Powe蓄r的，所以戒很容易出現(xiàn)砍兩個不同電野位的Nwe蒙ll挨在一鼓起）時，應至盡量讓兩個完Nwell搜隔開，原則街上是越開越寧好，但出于挎版圖面積考屬慮，此處可挺以參照工藝突的drc規(guī)泡則，查看不酒同電勢的N姨well之垂間的間距要蹲求。當Nw葉ell隔的糠距離較開后輩，可以在兩趨個阱之間走鄰線或者加入環(huán)做在Pwe今ll里面的任NMOS填連充，使版圖挎看起來美觀叛緊湊。野從原理上理憑解，當兩個照阱隔開之后巡，實際是增虜大基區(qū)面積奪（此處以寄弊生NPN型監(jiān)BJT為例蕉），降低B糟來實現(xiàn)減弱擴寄生BJT獸開啟的風險咬。齊方法2：息不同工藝針滲對這種ho哀twel震l結構有具崗體的處理措權施，本項目桂所用工藝在陸drc規(guī)則絞中對hot蕩well論做了具體的馬規(guī)定，聰如圖4-4調所示。吩圖4-4癢drc規(guī)則神中對hot負well針的要求壟對于圖4-償4中的信息飛，灶cold情NW即指的勒一般情況下琴接Powe諒r的Nwe究ll，而h押otNW墨指的就是本頂次所說的不湖接Powe精r的Nwe乒ll。刺從上圖可以拼看到，dr陜c設計規(guī)則陜要求hot除well蝴的外邊緣距號離環(huán)內有源慈區(qū)（AA）謝的間距要求崖更寬，是c院oldN駛W的2.5采倍。通常我鵲們在版圖上減按drc設坑計規(guī)則這么雅做了之后，職還需要在際hotw悼ell的外徹面加上一圈罩做在Pwe磨ll里面的濾襯底環(huán)作為肯隔離專（實際版圖箱見圖4-5其）安，這么做可喝以使百hotw累ell忽與cold粥well孔相隔較遠，瘦且外圈的P握型襯底環(huán)有戚助于降低L翅atch_輔up等效寄句生電路中的擦襯底電阻值煌（Latc伴h_up等烘效電路圖如片圖廈4-6腦所示）倦，降低狹整個電路的績環(huán)路增益大藥于1的可能憲性。同時，披hotw寸ell結構閘的實質是所增大可能正好向導通的P地N結的N型師區(qū)域（此處害以寄生NP劉N型BJT錘為例）獸，即發(fā)射極蹄的面積。戲原理上BJ哄T發(fā)射極面?zhèn)惴e越小，濃缸度越高，B旺JT特性就餡越好，陡此處旨在削光弱寄生BJ屢T發(fā)射極的業(yè)特性。含這樣從兩方序面降低了L咐atch_包up發(fā)生的畏幾率似，對版圖可倦靠性有了更勝好的保障，厲但是這樣做穿會導致芯片訓面積的膨脹嘉，增加后續(xù)概的各項成本子，由此可見墾版圖可靠性溝的保障是多敘么的重要。墨圖厚4-好5戲加上Pwe險ll隔離環(huán)嫁的hot溪well模廢塊版圖寸圖足4-6災寄生BJ踩TLat隸ch_up偉等效電路圖策4必.恢2濁.1顯高壓器件的鍛第五端的連嘗接方式犧在4.1.思2中提到寇高壓器件的迎第五端是存替在的，但是究沒有通過實袖際的連接去父接到外界的廳某一個電位工，因為高壓濾器件的第五預端本質上就籃是一個Nw營ell區(qū)域此，園在此區(qū)域中愚同時存在著跡會連接出去浙的源端和背繞柵端，又因鹿為高壓器件亦源端緊挨著然背柵端，在降一般情況下鑄源端與背柵清端的電位是倒一致的，所守以高壓器件挎的第五端即溜Nwell曾的電位與源制端/背柵端豎相同。逢根據drc歡設計規(guī)則我盞們可以知道妻，無論是P陪well還爛是Nwel邀l，只要電幸位不一樣是閥不能夠接在享一起的，必歇須滿足dr羨c設計規(guī)則輕上所規(guī)定的掌最小間距要滋求，這樣F怪oundr郊y才能保證泛實際生產之鴨后的特性基河本與版圖上懲所希望實現(xiàn)挺的一致。狡如果我們在發(fā)版圖設計時西不小心將電爆位不一樣的齒Nwell攻連接在了一謙起及，在進行L騎VS澇驗證時就會東提示很多莫活名其妙的錯鼻誤洞。盼下面就以實殼際模塊版圖活來說明高壓截器件第五端齡的正確連接譽方式。攔此處以LD績O模塊中的緩上偏置電流過鏡為例。在咬電路中P型坊高壓器件如趙圖4-7所糾示。異圖4-7電實際電路中面的P型高壓娛器件連接方昂式征實際版圖如僻圖4-8所常示剩（為方便顯驅示，此處更誤改了Nwe棍ll的di拍splay艇顯示方式）殲，可以看到跡兩個器件的鋼源端分開連制接，且連接散與電路一致噸，但是Nw撲ell卻不而小心接在了梳一起。卡圖4-8泰將器件第五坐端錯誤連接賠的器件版圖佛下面我們對違該模塊攜進行LVS倘驗證，看鼓會產生什么尿奇怪的錯誤蒙。篇該模塊LV囑S驗證結果統(tǒng)如圖4-9皆所示。異圖4-9風將器件第五保端錯誤連接食的版圖LV侍S驗證結果出從圖4-9熟可以看到，倡Calib朗re驗證工忙具認為此處劍誤把兩跟連策線Vin和泛Vin1連盾接在了一起袖，即高壓器候件的兩個源腦端電位一致筒，但與電路宵圖上的描述社不一致，所京以此處堤認為有sh治ort_c卻ircui敗t。為方便叨說明問題框，下面待只顯示音版圖中的蘋部分層次站，如圖4-矛10所示指。紡圖4-10喂只顯示部色分層次的版疫圖漿在Cali監(jiān)bre-R睬VE窗口中糖點擊Ex