第三章 門電路

第三章門電路第1頁，共111頁，2023年，2月20日，星期三1、二極管、三極管、MOS管簡化開關等效電路2、CMOS、TTL集成電路基本特性3、輸入、輸出電路結(jié)構(gòu)4、輸入、輸出特性及其應用5、電氣參數(shù)的物理意義難點本章重點電路的輸入、輸出特性重點難點第三章門電路第2頁，共111頁，2023年，2月20日，星期三門電路是用以實現(xiàn)邏輯關系的電子電路。門電路分立元件門電路集成門電路雙極型集成門電路（TTL）MOS集成門電路NMOSPMOSCMOS3.1概述第3頁，共111頁，2023年，2月20日，星期三正邏輯：用高電平表示邏輯1，用低電平表示邏輯0負邏輯：用低電平表示邏輯1，用高電平表示邏輯0

在數(shù)字系統(tǒng)的邏輯設計中，若采用NPN晶體管和NMOS管，電源電壓是正值，一般采用正邏輯。若采用的是PNP管和PMOS管，電源電壓為負值，則采用負邏輯比較方便。今后除非特別說明，一律采用正邏輯。一、正邏輯與負邏輯3.1概述第4頁，共111頁，2023年，2月20日，星期三VI控制開關S的斷、通情況。S斷開，VO為高電平；S接通，VO為低電平。

二、邏輯電平實際開關為晶體二極管、三極管以及場效應管等電子器件3.1概述單開關電路互補開關電路第5頁，共111頁，2023年，2月20日，星期三高電平UH：輸入高電平UIH輸出高電平UOH低電平UL：輸入低電平UIL輸出低電平UOL邏輯“0”和邏輯“1”對應的電壓范圍寬，因此在數(shù)字電路中，對電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低。邏輯電平105V0V0.8V2V高電平下限低電平上限第6頁，共111頁，2023年，2月20日，星期三一、二極管伏安特性門坎電壓UON反向擊穿電壓二極管的單向?qū)щ娦裕孩偻饧诱螂妷海?gt;UON），二極管導通，導通壓降約為0.7V；②外加反向電壓，二極管截止。uD(V)

iD(mA)

0.7V3.2.1半導體二極管的開關特性3.2半導體二極管門電路第7頁，共111頁，2023年，2月20日，星期三二極管的單向?qū)щ娦?，相當于一個受外加電壓極性控制的開關。當VI=VIL時，D導通，VO=0.7=VOL

－－－開關閉合二、半導體二極管的開關特性假定：VIH=VCC，VIL=0當VI=VIH時，D截止，Vo=VCC=VOH

－－－開關斷開Vi的高低電平控制二極管的開關狀態(tài)，輸出端得到相應的輸出電平信號第8頁，共111頁，2023年，2月20日，星期三二極管伏安特性第9頁，共111頁，2023年，2月20日，星期三二極管伏安特性第一種近似方法第10頁，共111頁，2023年，2月20日，星期三二極管伏安特性第二種近似方法第11頁，共111頁，2023年，2月20日，星期三二極管伏安特性第三種近似方法第12頁，共111頁，2023年，2月20日，星期三：二極管的動態(tài)電流波形第13頁，共111頁，2023年，2月20日，星期三Y=AB3.2.2二極管與門第14頁，共111頁，2023年，2月20日，星期三Y=A+B3.2.3二極管或門第15頁，共111頁，2023年，2月20日，星期三a.

多個門串接使用時，出現(xiàn)低電平偏離標準數(shù)值的情況。b.輸出電阻大，負載能力差。c.

開關性能不理想二極管與門和或門電路的缺點第16頁，共111頁，2023年，2月20日，星期三（1）CMOS電路的工作速度比TTL電路的低（2）CMOS帶負載的能力比TTL電路強（3）電源電壓允許范圍較大，抗干擾能力比TTL電路強（4）CMOS電路的功耗比TTL電路小得多（5）CMOS電路的集成度比TTL電路高（6）CMOS電路容易受靜電感應而擊穿，使用和存放時應注意靜電屏蔽，尤其是CMOS電路多余不用的輸入端不能懸空，應根據(jù)需要接地或接高電平。CMOS門電路的特點第17頁，共111頁，2023年，2月20日，星期三3.3.1MOS管的開關特性一、MOS管的結(jié)構(gòu)S(Source)：源極

G(Gate)：柵極

D(Drain)：漏極

B(Substrate):襯底金屬層氧化物層半導體層PN結(jié)3.3CMOS門電路MOS管:金屬—氧化物—半導體場效應管。只有多數(shù)載流子參與導電，故稱單極型三極管。一、MOS管的結(jié)構(gòu)第18頁，共111頁，2023年，2月20日，星期三增強型MOS管的符號第19頁，共111頁，2023年，2月20日，星期三當加+VDS時，VGS=0，D-S間是兩個背向PN結(jié)串聯(lián)，iD=0；加上+VGS，足夠大至VGS>VGS(th),D-S間形成導電溝道iD≠0開啟電壓工作原理---以N溝道增強型為例第20頁，共111頁，2023年，2月20日，星期三輸出特性：iD=f(VDS)對應不同的VGS下得一族曲線。輸入特性：柵極電流為0，看進去有一個輸入電容CI，輸入特性曲線不必畫出。二、MOS管的輸入特性和輸出特性漏極特性曲線恒流區(qū)截止區(qū)可變電阻區(qū)MOS管共源接法第21頁，共111頁，2023年，2月20日，星期三截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109Ω漏極特性曲線（分三個區(qū)域）恒流區(qū)：iD

基本上由VGS決定，與VDS關系不大可變電阻區(qū)：當VDS

較低（近似為0），VGS

一定時， 這個電阻受VGS

控制、可變。第22頁，共111頁，2023年，2月20日，星期三MOS管的基本開關電路三、MOS管的基本開關電路控制的開關。間相當于一個受管所以導通當截止當IOLOGSIHIDDOHOGSILIVSDMOSVVTthVVVVVVTthVVV-?=??????>=?=??????<=0)()(則：只要OFFDONRRR<<<<,ONOFFKRRW<W>1109,開關閉合開關斷開第23頁，共111頁，2023年，2月20日，星期三OFF，截止狀態(tài)

ON，導通狀態(tài)四、MOS管的開關等效電路第24頁，共111頁，2023年，2月20日，星期三五、MOS管的四種類型增強型耗盡型第25頁，共111頁，2023年，2月20日，星期三3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理電源電壓VDD＞VGS(th)N

+|VGS(th)P

|VGS（th）N--NMOS的開啟電壓VGS（th）P--PMOS的開啟電壓1、輸入為低電平VIL=0V時電路中電流近似為零（忽略T2的截止漏電流）,輸出為高電平VOH≈VDDVGS1＜VGS(th）NT1管截止；|VGS2|＞|VGS(th)P|T2導通2、輸入為高電平VIH=VDD時，T1通T2止，輸出為低電平VOL≈0V。實現(xiàn)邏輯“非”功能PMOSNMOS柵極相連做輸入端漏極相連做輸出端NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位第26頁，共111頁，2023年，2月20日，星期三二、電壓、電流傳輸特性CMOS反相器的傳輸特性接近理想開關特性，轉(zhuǎn)折區(qū)的變化率很大。CMOS非門電壓傳輸特性CMOS非門電流傳輸特性閾值電壓VTH第27頁，共111頁，2023年，2月20日，星期三三、輸入端噪聲容限保證輸出高、低電平基本不變的條件下，允許輸入信號的高、低電平有一個波動范圍，這個范圍稱為輸入端的噪聲容限。噪聲容限計算方法：1輸出0輸出1輸出0輸出第28頁，共111頁，2023年，2月20日，星期三3.3.3CMOS反相器的輸入輸出特性一、74HC系列輸入特性正常工作范圍第29頁，共111頁，2023年，2月20日，星期三一、4000系列輸入特性第30頁，共111頁，2023年，2月20日，星期三二、輸出特性第31頁，共111頁，2023年，2月20日，星期三二、輸出特性第32頁，共111頁，2023年，2月20日，星期三一、傳輸延遲時間3.3.4CMOS反相器的動態(tài)特性。系列為，系列為，5ns74AHC10ns74HC3PLHPHLtt?.第33頁，共111頁，2023年，2月20日，星期三二、動態(tài)功耗動態(tài)功耗：CMOS反相器從一種穩(wěn)定工作狀態(tài)突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)的過程中產(chǎn)生的附加功耗。第34頁，共111頁，2023年，2月20日，星期三第35頁，共111頁，2023年，2月20日，星期三一、其他邏輯功能的門電路3.3.5其它類型的CMOS門電路1、CMOS與非門（P并N串）第36頁，共111頁，2023年，2月20日，星期三2、CMOS或非門（P串N并）第37頁，共111頁，2023年，2月20日，星期三與非門存在的缺點：或非門也存在類似的問題第38頁，共111頁，2023年，2月20日，星期三二、帶緩沖極的CMOS門電路第39頁，共111頁，2023年，2月20日，星期三特點：需外接上拉電阻。三、漏極開路的CMOS門電路（OD）應用：輸出端可以并聯(lián)，實現(xiàn)“線與”功能；實現(xiàn)電平轉(zhuǎn)換；吸收大負載電流。第40頁，共111頁，2023年，2月20日，星期三將輸出并聯(lián)使用，實現(xiàn)線與第41頁，共111頁，2023年，2月20日，星期三外接電阻RL(max)的計算方法n是并聯(lián)OD門的數(shù)目M是負載門電路高電平輸入電流的數(shù)目第42頁，共111頁，2023年，2月20日，星期三m‘是負載門電路低電平輸入電流的數(shù)目外接電阻RL(min)的計算方法舉例第43頁，共111頁，2023年，2月20日，星期三T1、T2管的結(jié)構(gòu)形式是對稱的，即漏極和源極可互易使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用。四、CMOS傳輸門1.傳輸門結(jié)構(gòu)構(gòu)成各種邏輯電路的基本單元電路第44頁，共111頁，2023年，2月20日，星期三2.傳輸門工作原理①C＝0、，T1和T2截止，相當于開關斷開②C＝1、，T1和T2導通，相當于開關接通，uo＝ui第45頁，共111頁，2023年，2月20日，星期三3.構(gòu)成其他邏輯電路異或門、數(shù)據(jù)選擇器、寄存器、計數(shù)器例如：反相器和傳輸門構(gòu)成異或門（P98）4.雙向模擬開關第46頁，共111頁，2023年，2月20日，星期三1.CMOS三態(tài)門之一五、CMOS三態(tài)輸出門電路輸出的高電平、低電平、高阻態(tài)3種狀態(tài)第47頁，共111頁，2023年，2月20日，星期三①時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。2.CMOS三態(tài)門之二②時，TP2、TN2均導通，TP1、TN1構(gòu)成反相器。第48頁，共111頁，2023年，2月20日，星期三①時，TG截止，輸出端呈現(xiàn)高阻態(tài)。②時，TG導通，。3.CMOS三態(tài)門之三第49頁，共111頁，2023年，2月20日，星期三三態(tài)門的用途1、作為與總線間的接口電路EN1、EN2…ENn分時接入高電平2.數(shù)據(jù)的雙向傳輸?shù)?0頁，共111頁，2023年，2月20日，星期三3.5.1半導體三極管的開關特性3.5TTL門電路一、雙極型三極管的結(jié)構(gòu)管芯+三個引出電極+外殼第51頁，共111頁，2023年，2月20日，星期三第52頁，共111頁，2023年，2月20日，星期三三極管的輸入特性曲線（NPN）VON

：開啟電壓硅管，0.5~0.7V鍺管，0.2~0.3V近似認為:VBE<VONiB=0VBE≥VONiB

的大小由外電路電壓、電阻決定二、三極管的輸入特性和輸出特性第53頁，共111頁，2023年，2月20日，星期三固定一個IB值，即得一條曲線，在VCE>0.7V以后，基本為水平直線三極管的輸出特性曲線第54頁，共111頁，2023年，2月20日，星期三截止區(qū)：發(fā)射結(jié)反偏,集電結(jié)反偏，iB=0,iC=0。

c-e間“斷開”。特性曲線分三個區(qū)域飽和區(qū)：發(fā)射結(jié)正偏,集電結(jié)正偏,iB

>0,VCE很低，ΔiC

隨ΔiB增加變緩，趨于“飽和”。

c-e間“閉合”。放大區(qū)：發(fā)射結(jié)正偏,集電結(jié)反偏，iB

>0,ΔiC=βΔiB第55頁，共111頁，2023年，2月20日，星期三只要參數(shù)合理：VI=VIL時，T截止，VO=VOHVI=VIH時，T導通，VO=VOL三、雙極型三極管的基本開關電路第56頁，共111頁，2023年，2月20日，星期三工作狀態(tài)分析第57頁，共111頁，2023年，2月20日，星期三四、三極管的開關等效電路截止狀態(tài)飽和導通狀態(tài)第58頁，共111頁，2023年，2月20日，星期三快慢①從截止到導通當vI由低變高時，發(fā)射區(qū)發(fā)射的電子不能馬上到達集電區(qū)，形成集電極電流。輸出iC落后于輸入VIvIiCvOttt②從導通到截止由于在飽和時，集電區(qū)收集載流子能力很弱，超量電子在基區(qū)存儲，當vI由高變低時，存儲電荷不能馬上消散，iC不能馬上下降，而要維持一段時間，飽和越深，存儲電荷越多，延遲時間越長。輸出vO落后于輸入vI五、動態(tài)開關特性第59頁，共111頁，2023年，2月20日，星期三三極管的基本開關電路就是非門六、三極管反相器實際應用中，為保證VI=VIL時T可靠截止，常在輸入接入負壓。第60頁，共111頁，2023年，2月20日，星期三

解：將發(fā)射極外接電路化為等效的VB與RB電路VIH=5VVIL=0V[例3.5.1]計算參數(shù)設計是否合理第61頁，共111頁，2023年，2月20日，星期三參數(shù)設計合理第62頁，共111頁，2023年，2月20日，星期三

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

輸入級倒相級輸出級一、電路結(jié)構(gòu)3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理輸入級：由發(fā)射極晶體管T1和基極電組R1、D1組成中間級：放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分別提供兩個相位相反的電壓信號輸出級：由T4、T5、R4、D2組成其中T4與T5組成推拉式輸出結(jié)構(gòu)。功耗低，帶負載能力強第63頁，共111頁，2023年，2月20日，星期三

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

B1C2E2(vI)(vO)工作原理設：VIL=0.2V，VIH=3.4V1、vI=VIL時T1發(fā)射結(jié)導通，vB1=0.2+0.7=0.9V0.9V的電壓加在T1的集電結(jié)和T2的發(fā)射結(jié)上,不足以使T2導通,故T2截止.vC2為高電平→T4導通vE2為低電平→T5截止vO=VCC-vR2-vBE4-vD2=3.4V→輸出高電平

T1基極電流很大,而集電極電流由于T2截止,故很小,基區(qū)存儲電荷很多,T1處于深度飽和狀態(tài).第64頁，共111頁，2023年，2月20日，星期三2、vI=VIH時若不考慮T2、T5，則T1發(fā)射結(jié)導通，vB1=3.4+0.7=4.1V?vC2為低電平→T4截止vE2為高電平→T5導通T2導通→→輸出低電平vO=VCE(sat)=0.2V此時T1發(fā)射結(jié)反偏,集電結(jié)正偏，T1處于倒置放大狀態(tài).由于存在T2、T5，則T2、T5的發(fā)射結(jié)導通。vB1=0.7+0.7+0.7=2.1VT1發(fā)射結(jié)反偏

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

B1C2E2(vI)(vO)第65頁，共111頁，2023年，2月20日，星期三第66頁，共111頁，2023年，2月20日，星期三二、電壓傳輸特性第67頁，共111頁，2023年，2月20日，星期三第68頁，共111頁，2023年，2月20日，星期三需要說明的幾個問題若無D2，則T4會導通。D1鉗位二極管，限制輸入端的負脈沖干擾，保護發(fā)射結(jié)。若無D1，則輸入端有負脈沖時，電流iB很大，燒壞發(fā)射結(jié)。加上D1，輸入端電位被鉗位在-0.7V，保證發(fā)射結(jié)不被燒壞第69頁，共111頁，2023年，2月20日，星期三三、輸入噪聲容限低電平輸入電壓UIL（max）＝0.8V高電平輸入電壓UIH（min）＝2V低電平輸出電壓UOL（max）＝0.4V高電平輸出電壓UOH（min）＝2.4V74系列門電路的典型參數(shù)：參見P138-139第70頁，共111頁，2023年，2月20日，星期三一、輸入特性（輸入端的伏安特性）1.vI=VIL=0.2V時1VIL=0.2VIIL=?負號表示輸入電流流出門★3.5.3TTL反相器輸入特性和輸出特性R14kΩD1T10.2VIILVCCbe2be5輸入端等效電路第71頁，共111頁，2023年，2月20日，星期三2.vI=VIH=3.4V時1VIHI=3.4VIIH=?正號表示輸入電流流進門★R14kΩD1T13.4VIIHVCCbe2be5VB1=2.1V高電平輸入端等效電路T1處于倒置放大狀態(tài)，電流放大系數(shù)極小，輸入電流只是be結(jié)的反向電流，一般情況下，IIH<+40μA★第72頁，共111頁，2023年，2月20日，星期三3.輸入端懸空----相當于接高電平R14kΩD1T1VCCbe2be5VB1=2.1V輸入端懸空時，VCC通過R1加在T1集電結(jié)、T2、T5發(fā)射結(jié)上，使T2、T5導通，輸出低電平。故相當于輸入端接高電平。當輸入為低電平時，輸入電流流出門，大小為1mA；當輸入為高電平時，輸入電流流進門，很小<40μA。第73頁，共111頁，2023年，2月20日，星期三1.高電平輸出特性RLVCCR4130VOHT4D2R21.6kiL負載電流為5mA時,電平下降不多，考慮到功耗，實際使用時負載電流不能超過0.4mA★輸出高電平時，T4導通，T5截止,電流流出門RL↓→iL↑

→

vR4↑

→T4

的bc結(jié)正偏進入飽和，T4失去射級跟隨功能→VOH↓iL

/mA－10－5－153.02.01.0VOH

/V二、輸出特性T4工作在射級輸出狀態(tài)，電路的輸出電阻很小，在負載電流較小的范圍內(nèi)，負載電流的變化對VOH的影響很小第74頁，共111頁，2023年，2月20日，星期三2.低電平輸出特性RL↓→iL↑

→

vCE5↑→VOL↑

c-e間的飽和導通內(nèi)阻很小<10歐，

c-e間的飽和導通壓降很低<0.1VVCCR3VOLT5iLRL輸出低電平時，T4截止，T5飽和，電流流進門VOL=0.2V時，iL=16mA★IOL

/mA101552.01.0VOL

/V0.216第75頁，共111頁，2023年，2月20日，星期三例3.5.2：圖示電路中，門G1最多可驅(qū)動多少個同樣的門電路負載？要求G1的高低電平滿足VOH≥3.2V，VOL≤0.2V。解：①輸出低電平時據(jù)低電平輸出特性，VOL≤0.2V時，iLM≤16mA據(jù)低電平輸入特性，vIL=0.2V時，iIL=-1mA第76頁，共111頁，2023年，2月20日，星期三②輸出高電平時據(jù)高電平輸出特性，VOH≥3.2V時，iOL≤7.5mA但考慮到功耗，iOL<0.4mA據(jù)高電平輸入特性，vIH=3.2V時，iIH=40μA綜合①②，N=10，稱為扇出系數(shù)第77頁，共111頁，2023年，2月20日，星期三R1D1T1VCCbe2be5第78頁，共111頁，2023年，2月20日，星期三實際使用時，輸入端往往需接電阻RP↑

=0.9K時，vI↑

=0.8V；RP↑

=1.9K時，vI↑

=1.4V，輸出變?yōu)榈碗娖?；vI增加到1.4V后，不再增加。②兩個門之間接電阻11vO1vI2RPG1G2當G1輸出低電平時，①通過電阻接地R14kΩRPT1vIVCCbe2be51vIRP三、輸入端負載特性Vi/VRP/KΩ1.42.0當G1輸出高電平時，較小的一個作為RP的最大允許值第79頁，共111頁，2023年，2月20日，星期三TTL電路輸入端串聯(lián)電阻允許值的計算①輸入高電平時，Rp過大不能保證VA≥V

IH（min）②輸入低電平時，Rp過大不能保證VA≤V

IL（max）較小的一個作為RP的最大允許值第80頁，共111頁，2023年，2月20日，星期三

一、傳輸延遲時間現(xiàn)象：輸出電平的變化落后于輸入電平的變化。波形上升沿、下降沿變壞。vIvOtttPHLtPLH1.5V1.5VtPLH>tPHL3.5.4TTL反相器的動態(tài)特性原因：結(jié)電容的存在，寄生電容的影響，二極管、三極管的狀態(tài)轉(zhuǎn)換需要一定的時間。第81頁，共111頁，2023年，2月20日，星期三三、電源的動態(tài)尖峰電流第82頁，共111頁，2023年，2月20日，星期三2、動態(tài)情況下，輸出從低到高變化的過渡過程中，T4由截止到導通快，T5由飽和導通到截止慢，故有一段時間T5、T4同時導通，電流很大。第83頁，共111頁，2023年，2月20日，星期三3、動態(tài)情況下，輸出從高到低變化時，T5從截止到飽和，T4從導通到截止，同時導通時間較短，尖峰電流持續(xù)時間較短尖峰電流的影響：使電源的平均電流加大了第84頁，共111頁，2023年，2月20日，星期三1.與非門3.5.5其他類型的TTL門電路第85頁，共111頁，2023年，2月20日，星期三2.或非門第86頁，共111頁，2023年，2月20日，星期三3.與或非門第87頁，共111頁，2023年，2月20日，星期三4.異或門第88頁，共111頁，2023年，2月20日，星期三①輸出電平不可調(diào)5、集電極開路的門電路1、推拉式輸出電路結(jié)構(gòu)的局限性②負載能力不強，尤其是高電平輸出③輸出端不能并聯(lián)使用第89頁，共111頁，2023年，2月20日，星期三2、OC門的結(jié)構(gòu)特點第90頁，共111頁，2023年，2月20日，星期三OC門線與第91頁，共111頁，2023年，2月20日，星期三

輸出高電平時，計算RL（max）3、外接負載電阻RL的計算第92頁，共111頁，2023年，2月20日，星期三

輸出低電平時，計算RL（min）第93頁，共111頁，2023年，2月20日，星期三例：選擇合適的阻值RL

。已知OC門IOH=200μA，ILM=16mA；IIL=1mA；IIH=40μA，V′CC=5V，要求OC門輸出高電平VOH≥3.0V，輸出低電平VOL≤0.4V。解：n=2，m=9，m'=3選RL=1KAB&RLV'CCCD&&&&G2G1G3G4G5Y第94頁，共111頁，2023年，2月20日，星期三6、三態(tài)輸出門電路（TS）第95頁，共111頁，2023年，2月20日，星期三

①利用半導體器件的開關特性，可構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可構(gòu)成三態(tài)門、OC門、OD門和傳輸門。②隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。③TTL電路輸入級采用多發(fā)射極晶體管，輸出級采用推拉式結(jié)構(gòu)，所以工作速度較快，帶負載能力較強，是目前使用最廣泛的一種集成邏輯門。應掌握好TTL門電氣特性和參數(shù)。TTL電路的缺點是功耗較大。④MOS電路屬于單極型電路，具有高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾能力強、集成度高等一系列特點，使之在整個數(shù)字集成電路中占據(jù)主導地位的趨勢日益明顯。第3章小結(jié)第96頁，共111頁，2023年，2月20日，星期三一、雙極性三極管工作狀態(tài)的計算解題方法和步驟：1、利用戴維南定理將輸入電路簡化為等效的VE與RE串聯(lián)電路2、計算VI為低電平時的VE值。若VE＜VON，則認為三極管基本截止，參數(shù)設計合理3、計算VI為高電平時的VE值及此時的iB，并與臨界飽和基極電流IBS比較。若iB＞IBS，則認為三極管飽和導通，參數(shù)設計合理本章習題類型與解題方法第97頁，共111頁，2023年，2月20日，星期三解題方法和步驟：給出門電路輸入的電壓波形或邏輯狀態(tài)，求輸出的電壓波形或邏輯狀態(tài)。給出集成門電路的內(nèi)部電路結(jié)構(gòu)圖，求它的邏輯功能。1、按照給出門電路的邏輯功能逐一找出每一種輸入狀態(tài)下的輸出。對CMOS門電路，不允許輸入端工作在懸空狀態(tài)。輸入端經(jīng)過電阻接地時，與接邏輯低電平等效；經(jīng)過電阻接電源時，與接邏輯高電平等效；對TTL門電路，輸入端的懸空狀態(tài)和接邏輯高電平等效。輸入端經(jīng)過電阻（幾十千歐以內(nèi)）接電源電壓時，與接邏輯高電平等效；經(jīng)過電阻接地時，輸入端的電平與電阻阻值的大小有關。當電阻阻值很小時（幾十歐），輸入端相當于接邏輯低電平；但電阻阻值達到一定程度（2K）以后，輸入相當于接邏輯高電平。二、集成門電路邏輯功能的分析第98頁，共111頁，2023年，2月20日，星期三2、首先將電路劃