單片機輸入輸出口

單片機輸入輸出口第1頁，共21頁，2023年，2月20日，星期一8051輸入／輸出端口結構（慨述）★8051單片機有四個8位并行I/O端口，記作P0、P1、P2和P3。每個端口都是8位準雙向口，共占32根引腳。每一條I/O線都能獨立地用作輸入或輸出?！锩總€端口都包括一個鎖存器(即特殊功能寄存器P0—P3)，一個輸出驅動器和輸入緩沖器，作為輸出時數據可以鎖存，作輸入時數據可以緩沖，但這四個通道的功能不完全相同?！镌跓o片外擴展存儲器的系統中，這四個端口的每一位都可以作為準雙向通用I／O端口使用。在具有片外擴展存儲器系統中，P2口送出高8位地址．P0口為雙向總線，分時送出低8位地址和數據的輸入／輸出。

★8051單片機四個I／()端口的電路設計非常巧妙，熟悉I／O端口邏輯電路，不但有利于正確合理地使用端口。而且會對設計單片機外圍邏輯電路有所啟發(fā)。第2頁，共21頁，2023年，2月20日，星期一一、P0口的結構：

結構：一個輸出鎖存器；二個三態(tài)輸入緩沖器輸出驅動電路及控制電路組成其工作狀態(tài)受:控制電路與門④、反相器②轉換開關MUX控制。

當CPU使控制線C＝0，開關MUX連接輸出鎖存器，P0口為通用I／O口，當C＝1時，開關投向反相器②的輸出端，P0口分時作為地址／數據總線使用。

第3頁，共21頁，2023年，2月20日，星期一P0口的某一位的結構圖

第4頁，共21頁，2023年，2月20日，星期一(一)P0口作為一般I／O口使用

當8051組成的系統無外擴存儲器、CPU對片內存儲器和I／O口讀寫時，內部硬件自動使控制線C＝0。開關MUX處于圖示位置，它把輸出級(T2)與鎖存器的端接通；因與門①輸出為0，輸出級中的上拉場效應管T1處于截止狀態(tài)，因此，輸出級是漏極開路的開漏電路。這時P0口可作一般I／O口用。

第5頁，共21頁，2023年，2月20日，星期一

1、P0口用作輸出口

一般的數據輸出情況：當CPU執(zhí)行輸出指令時，寫脈沖加在D鎖存器的CP上，這樣與內部總線相連的D端的數據取反后就出現在端口，又經輸出級FFT(T2)反相，在P0端口上出現的數據正好是內部總線的數據。讀P0口D鎖存器：8051有幾條輸出指令功能特別強，屬于“讀一修改—寫”指令。例如，執(zhí)行—條“ANLP0，A”指令的過程是：不直接讀引腳上的數據，而是CPU先讀P0口D鎖存器中的數據，當“讀鎖存器”信號有效．三態(tài)緩沖器①開通，Q端數據送入內部總線和累加器A中的數據進行“邏輯與”操作，結果送問P0端口鎖存器。此時，鎖存器的內容(Q端狀態(tài))和引腳是—致的。

第6頁，共21頁，2023年，2月20日，星期一2．P0口作輸入口

圖中的緩沖器②用于CPU直接讀端口數據。當執(zhí)行一條由端口輸入的指令時，“讀引腳”脈沖把該二態(tài)緩沖器②打開，這樣，端口上的數據經過緩沖器②讀入到內部總線。這類操作由數據傳送指令實現。

從圖中還可看出，在讀入端口引腳數據時由于輸出驅動FET(T2)并接在引腳上，如果FET(T2)導通就會將輸入的高電平拉成低電平，以致于產生誤讀。在端口進行輸入操作前，應先向端口鎖存器寫入“l(fā)”，也就是使鎖存器＝0，因為控制線C＝0，因此T1和T2全截止，引腳處于懸浮狀態(tài)，可作高阻抗輸入。這就是所謂的準雙向口的含義。

第7頁，共21頁，2023年，2月20日，星期一(二)P0口作為地址／數據總線使用

CPU對片外存儲器讀寫，由內部硬件自動使控制線C＝l，開關MUX撥向反相器③輸出端。這時P0口可作地址／數據總線分時使用，分為兩種情況。①P0口用作輸出地址/數據總線：在擴展系統中，—種是以P0口引腳輸出低8位地址或數據信息。MUX開關把CPU內部地址／數據線經反向器③與驅動場效應管FET(T2)柵極接通。從圖上可以看到，上下兩個FET處于反相，構成推拉式的輸出電路(T1導通時上拉，T2導通時下拉)，大大增加了負載能力。

②另一種情況是由P0口輸入數據。這種情況是在“讀引腳”信號有效時打開輸入緩沖器②使數據進入內部總線。

第8頁，共21頁，2023年，2月20日，星期一總結：●P0既可作—般I／O端口用使用，又可作地址／數據總線使用?！馡/O輸出時，輸出級屬開漏電路，必須外接上拉電阻，才有高電平輸出；●作I／O輸入時，必須先向對應的鎖存器寫入“1”，使FET(T2)截止，不影響輸入電平?！癞擯0口被地址／數據總線占用時，就無法再作I／O口使用了。第9頁，共21頁，2023年，2月20日，星期一

二、P1口

P1口也是一個準雙向口：作通用I／O口使用。其電路結構見圖，輸出驅動部分與P0口不同．內部有上拉負載電阻與電源相連。實質上電阻是兩個場效應管FET并在—起，—個FET為負載管，其電阻固定；另一個FET可工作在導通或截止兩種狀態(tài)，使其總電阻值變化近似為0或阻值很大兩種情況。當阻值近似為0時、可將引腳快速上拉至高電平；當阻值很大時，Pl口為高阻輸入狀態(tài)。

當P1口輸出高電平時、能向外提供拉電流負載，所以不必再接上拉電阻，在端口用作輸入時，也必須先向對應的鎖存器寫入“1”，使FET截止。由于片內負載電阻較大，約20一40kΩ，所以不會對輸入的數據產生影響。第10頁，共21頁，2023年，2月20日，星期一

P1口某位結構

第11頁，共21頁，2023年，2月20日，星期一三、P2口某位結構第12頁，共21頁，2023年，2月20日，星期一四、P3口的結構P3口是一個多功能端口：第—功能：通用I／O口第二功能：其他功能（見下表）P3口與P1口的差別在于多了一個與非門和緩沖器，正是這兩個部分，使得P3口除了具有P1口的準雙向I／O功能之外，還可以使用各引腳所具有的第二功能。與非門的作用實際上是一個開關，決定是輸出鎖存器上的數據還是輸出第二功能(W)的信號。當W＝1時．輸出Q端信號；當Q＝1，可輸出W線信號。第13頁，共21頁，2023年，2月20日，星期一P3各口線的第二功能表

口線第二功能P3.0RXD（串行口接收）

P3.1TXD（串行口發(fā)送）

P3.2（外部中斷0輸入）

P3.3（外部中斷1輸入）

P3.4T0（計數器0輸入）

P3.5T1（計數器1輸入）

P3.6（片外數據存儲器寫）

P3.7（片外數據存儲器讀）

第14頁，共21頁，2023年，2月20日，星期一P3口的位結構第15頁，共21頁，2023年，2月20日，星期一編程時，不必事先由軟件設置P3門為第一功能(通用I／O口)還是第二功能?！癞擟PU對P3口進行SFR尋址(位或字節(jié))訪問時，由內部硬件自動將第二功能輸出線W置1，這時P3口為通用I／O口；●當CPU不把P3口作為SFR尋址(位或字節(jié))訪問時，即用作第二功能輸出/輸入時，由內部硬件使鎖存器Q＝1。

第16頁，共21頁，2023年，2月20日，星期一(一)P3口作為通用I／O口使用

當對P3口的SFR尋址時，“第二輸出功能端W”保持高電平。打開與非門，所以D鎖存器輸出端Q的狀態(tài)可通過與非門送至FET場效應管輸出，這是作通用I／O口輸出的情況。

當P3口作為輸入使用(即CPU讀引腳狀態(tài))時。同P0—P2口一樣，應由軟件向口鎖存器寫“1”，即使得鎖存器Q端保持為1，與非門0輸出為0，FET場效應管截止，引腳端可作為高阻輸入。當CPU發(fā)出讀命令時，使緩沖器的“讀引腳”信號有效，三態(tài)緩沖器開通，于是引腳的狀態(tài)經兩個緩沖器到CPU內部路線。

第17頁，共21頁，2023年，2月20日，星期一(二)P3口用作第二功能使用

當端口用于第二功能時．8個引腳是按位獨立定義。當某位被用作第二功能時，該位的D鎖存器Q應被內部硬件自動置1，使與非門對“第二輸出功能端W”是暢通的。輸入：Q=1,W=1(W不作第二功能輸出）讀引腳無效，只有T0、T1、INT0、INT1、RXD有效第18頁，共21頁，2023年，2月20日，星期一五、端口的負載能力和接口要求

P0口的輸出級與P1—P3口的輸出級在結構上是不同的！因此，其負載能力與接口要求也各不相同。①P0口與其它口不同，它的輸出級無上拉電阻。當把它用作通用I／O口使用時，輸出級是開漏電路，輸入時需外接上拉電阻；用作輸入時，應先向口鎖存器(80H)寫1；把它當作地址／數據總線時則無需外接上拉電阻。

P0口的每一位輸出可驅動8個LS型TTL負載。

第19頁，共21頁，2023年，2月20日，星期一②P1—P3口的輸出級接有內部上拉負載電阻，它們的每一位輸出可驅動3個LS型TT負載。作為輸入口時，任何TTL電路都能以正常的方式驅動805l單片機(HMOS)的P1—P3口。由于它們的輸出級具有上拉電阻，也可以被集電極開路(oc門)或漏極開路所驅動，而無