基于SignalTap的FPGA在線調(diào)試_第1頁
基于SignalTap的FPGA在線調(diào)試_第2頁
基于SignalTap的FPGA在線調(diào)試_第3頁
基于SignalTap的FPGA在線調(diào)試_第4頁
基于SignalTap的FPGA在線調(diào)試_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、一 打開SignalTap II 軟件這里用的是Quartus II 13.0，調(diào)試的芯片是EP4CE15E22C8。點(diǎn)擊“Tools -> SignalTap II Logic Analyzer”。打開在線調(diào)試工具。二 創(chuàng)建測試文件點(diǎn)擊”SignalTap II -> New File”，來創(chuàng)建一個測試文件。注意這個測試文件實際在是工程中的一部分，會占用系統(tǒng)的RAM等資源，因此視調(diào)試芯片存儲大小而選擇觀察數(shù)據(jù)的數(shù)量。完成工程后也要把測試文件從工程中移除，重新編譯，以減小系統(tǒng)資源占用。三 選擇仿真工具點(diǎn)擊“Setup”來選擇仿真工具。這里用的是USB-Blaster。選擇工具后給電

2、路板上電，點(diǎn)擊“Scan Chain”來檢測芯片類型。四 選擇仿真時鐘點(diǎn)擊“Singal Configuartion”的“Clock”的瀏覽鍵。選擇調(diào)試觸發(fā)的系統(tǒng)時鐘。點(diǎn)擊 “List“可顯示可添加的信號源，這里點(diǎn)擊”clk”和“>”以添加時鐘信號，選中后點(diǎn)擊“OK”以完成添加。五 添加觀察信號在“trigger”窗口空白處左鍵雙擊即可調(diào)出添加信號界面。在“Fitter”中選擇”Design Entry”，點(diǎn)擊“List”可顯示觀察的信號。與添加時鐘信號的方法類似，將信號添加到觀察信號中。需要注意的是如圖中“RA8875_Data”是16位數(shù)據(jù)，觀察時也將顯示16位的16進(jìn)制數(shù)值，而“RA8875_Data0”是1位數(shù)據(jù)，觀察時是1位二進(jìn)制數(shù)值。六 保存測試文件保存測試文件，注意路徑不能有中文。同時將文件添加到工程中。七 開始調(diào)試編譯當(dāng)前工程，并在“SignalTap ”窗口中的”Sof Manager”旁邊點(diǎn)中瀏覽按鍵，選擇編譯輸出的.sof文件，點(diǎn)擊“Program Device”按鍵。至此，調(diào)試的準(zhǔn)備工作就完成了。八 觀察在“trigger”中點(diǎn)擊”Data”標(biāo)簽，并在”Instance Manager”中選擇斷續(xù)調(diào)試

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論