CMOS功率放大器的設(shè)計(jì)技巧-基礎(chǔ)電子

精品文檔-下載后可編輯CMOS功率放大器的設(shè)計(jì)技巧-基礎(chǔ)電子無處不在的無線技術(shù)為高集成度電路創(chuàng)造了市場(chǎng)需求，比如發(fā)信機(jī)、接收機(jī)，以及片上頻率合成器等。硅CMOS技術(shù)把這種集成變?yōu)榭赡?，然而功率放大?PA)卻是個(gè)例外，它仍然是用非CMOS技術(shù)實(shí)現(xiàn)的典型。硅CMOS功率放大器能夠同其它無線構(gòu)建模塊緊湊集成到一起是再理想不過了。下面就是一些CMOSPA設(shè)計(jì)方案。

功率放大器涉及到許多不同參數(shù)的分配，包括附加功率效率(PAE)、線性度、輸出功率、穩(wěn)定增益、輸入/輸出匹配、散熱和擊穿電壓。與許多RF組件設(shè)計(jì)技術(shù)一樣，這些要求常常彼此矛盾，例如，獲得較好的線性度往往以犧牲PAE指標(biāo)為代價(jià)。典型地，線性度用輸出三階截點(diǎn)(OIP3)、1-dB壓縮點(diǎn)(P1dB)、鄰道功率比(ACPR)AM-AM失真(AM/AM)以及AM-PA失真(AM/PM)來*估。線性度改善一般依賴使放大器輸出功率遠(yuǎn)離其飽和輸出電平來實(shí)現(xiàn)，而且為了滿足給定的線性要求，會(huì)消耗更多的直流功率。

盡管許多這類折衷擺在功放設(shè)計(jì)師者面前，放大器電路仍然在過去幾年里得到充分地研究，可以查閱到很多設(shè)計(jì)方法。設(shè)計(jì)人員能設(shè)計(jì)出大量有意思的結(jié)構(gòu)。為探究用硅CMOS制造功放的可能性，本文首先分析了單端CMOS功放，然后是差分COMOSPA。本涉及兩種改善線性度的簡(jiǎn)單結(jié)構(gòu)，并在對(duì)高效率E類和F類CMOSPA討論后得出結(jié)論。

相當(dāng)一段時(shí)間內(nèi)，單端AB類PA在大量應(yīng)用里有可靠表現(xiàn)，這種類型實(shí)際上是A類與B類設(shè)計(jì)結(jié)合的混合體。在一個(gè)A類功放中，功率三極管在百分之百的時(shí)間內(nèi)都不會(huì)出現(xiàn)偏置電流截止的情況。典型地，一個(gè)A類功放接近輸出功率，并有著突出的線性，盡管該方法的理論效率只有50%。

通過在其導(dǎo)通門限處設(shè)置偏置，B類功放的效率得到改善，這個(gè)驅(qū)動(dòng)放大器的輸出會(huì)使末級(jí)功率放大器反復(fù)導(dǎo)通和截止，末級(jí)功率三極管在該時(shí)刻的效率達(dá)到50%，這樣，B類設(shè)計(jì)使效率可以提高到78.5%。

AB類放大器實(shí)現(xiàn)A類與B類方法的折衷。晶體管的偏置比其導(dǎo)通電壓略高，但晶體管自始至終都沒有完全導(dǎo)通。AB類功放典型地采用多級(jí)實(shí)現(xiàn)(圖1)以提高PAE，不只是為提高效率。在設(shè)計(jì)中，器件M1是驅(qū)動(dòng)FET，而M2是輸出級(jí)FET。輸入、輸出和中間級(jí)的阻抗匹配可以用L、T和Π型網(wǎng)絡(luò)來完成。漏極到柵極反饋常用在AB類功放設(shè)計(jì)里來改善穩(wěn)定性；這種反饋還能簡(jiǎn)化阻抗匹配。在這個(gè)專門的設(shè)計(jì)里，電阻R3和R5以及電容C2和C6是反饋元件。電阻R1和R2，電阻R4和R5構(gòu)成簡(jiǎn)單的電阻驅(qū)動(dòng)網(wǎng)絡(luò)來對(duì)晶體管進(jìn)行偏置。通過采用不同的電阻分壓比，圖1的基本電路可以改換到其它多種PA結(jié)構(gòu)中，包括A類，B類和C類。

CMOS收發(fā)器一般采用差分電路來實(shí)現(xiàn)，以降低其對(duì)共模噪聲的敏感程度。圖2給出了一個(gè)標(biāo)準(zhǔn)的差分功放。它本質(zhì)上是兩個(gè)并聯(lián)的單端功放。FETM5，M6以及M7和M8構(gòu)成電阻分壓器。為使放大器同外部濾波器連接，需要一個(gè)平衡(差分)輸入濾波器，該濾波器的輸出可以是非平衡的，以便同單端天線接口；也可以設(shè)計(jì)成平衡輸出，以適用于雙極子天線。

由于單端濾波器和天線應(yīng)用廣泛，實(shí)際設(shè)計(jì)時(shí)會(huì)在功放內(nèi)部集成平衡非平衡(balun)變壓器，圖3給出一集成平衡非平衡變壓器的通用差分功放。這種設(shè)計(jì)從圖2的增益模塊結(jié)構(gòu)改進(jìn)而來，并且采用了一種級(jí)聯(lián)形式。級(jí)聯(lián)降低了柵-漏極電容(Cgd)密勒效應(yīng)，并使輸入輸出端口隔離度增加，不用反饋也提高了放大器穩(wěn)定性。

同使用單級(jí)晶體管相比，這種設(shè)計(jì)方法還提高了增益。這里只詳細(xì)討論其中，因?yàn)檎麄€(gè)電路使用了類似的電路結(jié)構(gòu)。較低的晶體管M1采用鏡像電流偏置，由于晶體管M10的作用，M1的偏置電流是偏置電流I2縮放。增加這樣一個(gè)“二極管”類型偏置的好處在于，該偏置電流能跟蹤功率FET的偏置變化情況，防止出現(xiàn)“熱失控”問題。類似于M3，頂層級(jí)聯(lián)晶體管被偏置在飽和區(qū)，這通過簡(jiǎn)單地把其柵極跟電源連接而實(shí)現(xiàn)。這樣，柵極電壓Vgd總是低于門限電壓Vt，滿足保持在飽和區(qū)的要求。輸出平衡非平衡1倍變壓器可以用螺旋型集成電感來實(shí)現(xiàn)。電容C5和C6是平衡非平衡變壓器輸入的阻抗匹配元件。有很多關(guān)于設(shè)計(jì)集成平衡非平衡變壓器的理論和技術(shù)，這超出了本文討論的范圍。低損耗平衡非平衡變壓器在許多設(shè)計(jì)中已見諸報(bào)道，可用作舉例。

一些簡(jiǎn)單技術(shù)可用來改善CMOS功放的線性度而不消耗額外的直流功率。圖4a和圖4b顯示了兩個(gè)這類結(jié)構(gòu)。前者采用了“二極管”類型的線性化電路(圖4a)，隨著PA輸出功率增加，晶體管增益開始下降(AM/AM失真)，其相位噪聲開始增加(AM/PM失真)。幸運(yùn)的是，基于FET的二極管會(huì)在這些情況下表現(xiàn)出相反的行為，它在擴(kuò)大增益的同時(shí)相位噪聲降低。通過仔細(xì)的器件選擇和設(shè)計(jì)，功率放大器的線性度就能得到改善。圖4a的電路跟前面給出的AB類相比略有改動(dòng)，晶體管M3起到線性“二極管”的作用。

另一種提高PA線性度的簡(jiǎn)單方法是進(jìn)行AM/PM補(bǔ)償。絕大多數(shù)AM/PMPA失真來自柵極-源極電容(Cgs)的變化。通過用一PMOSFET抵消NMOSFETCgs的變化，CMOSPA線性度就能得到改善。圖4b給出了一個(gè)一般性設(shè)計(jì)，晶體管M3作用為補(bǔ)償電容。圖4a與圖4b的線性化電路均可以對(duì)基本CMOSPA結(jié)構(gòu)的輸出功率級(jí)作改動(dòng)后實(shí)現(xiàn)。

AB類和C類功放結(jié)構(gòu)通過降低FET傳導(dǎo)角度來提高效率。此外，E類和F類結(jié)構(gòu)也可以提高效率。理論上，E類和F類結(jié)構(gòu)能達(dá)到100%的效率。在E類功放中，功率管在導(dǎo)通與截止間切換，意在減少電流和電壓波形通過FET漏極和源極時(shí)的交疊。交疊區(qū)代表未能交付給負(fù)載的功率，因此交疊要盡可能少。通過功率管導(dǎo)通和截止切換，同一時(shí)刻，電流或電壓只有一個(gè)處于導(dǎo)通狀態(tài)，不能同時(shí)導(dǎo)通。

許多研究團(tuán)隊(duì)已經(jīng)演示驗(yàn)證了E類CMOS功放具有高效率。18、19圖5顯示出E類功放的一般性結(jié)構(gòu)。在這個(gè)兩級(jí)結(jié)構(gòu)設(shè)計(jì)里，器件M1和M6為驅(qū)動(dòng)級(jí)，而晶體管M2和M5構(gòu)成輸出功率級(jí)。器件M3與M4起到控制器件來改善輸出器件M2和M5間的切換作用。

考查晶體管M3和M4工作情況的一種辦法是研究振蕩器注頻模式鎖定。E類功放會(huì)對(duì)輸入頻率/相位改變作出反應(yīng)而不是對(duì)幅度作出反應(yīng)。正如注頻模式鎖定理論解釋的那樣，如果有另一個(gè)源在附近，振蕩器會(huì)典型地振蕩在一個(gè)不同頻率。交叉耦合器件M3和M4以及儲(chǔ)能電路必然形成CMOS振蕩器。前往功率級(jí)的輸入信號(hào)必然會(huì)牽引基于M3和M4的振蕩器振蕩頻率。這種方案有助于通過降低輸入驅(qū)動(dòng)要求來提高效率。

F類功放(圖6)通過對(duì)輸出漏極電壓和漏極電流整形來提高效率。這種結(jié)構(gòu)可通過再次修改圖1中的AB類功放基本形式得到，即對(duì)第二級(jí)改動(dòng)。該思想是讓晶體管M2的漏極對(duì)基頻和奇次諧波表現(xiàn)為高阻抗，這樣電壓波形就變成方波。不過，在偶次諧波頻率處，阻抗很低。這種諧波端接技術(shù)把電流整形為半正弦波。諧波端接用四分之一波長(zhǎng)傳輸線(TRL)以及C7、C8和C9等電容來實(shí)現(xiàn)。盡管F類功放實(shí)現(xiàn)起來相當(dāng)直接，集成四分之一波長(zhǎng)傳輸線卻仍是個(gè)挑戰(zhàn)，它一般被制作在功率放大器的印刷電路板上而不是在芯片上。

就其本身而言，CMOS功放在性能上還不能同其他射頻/微波器件技術(shù)相競(jìng)爭(zhēng)，如GaAsFET放大器，甚至GaAs異質(zhì)結(jié)雙極晶體管(HBT)。不過，但它確實(shí)為更高程度集成硅CMOS電路帶來了潛在希望，特別是在當(dāng)射頻電路必須與數(shù)字信號(hào)處理部分集成在收發(fā)器IC內(nèi)的時(shí)候。

盡管許多技術(shù)能用來增強(qiáng)硅CMOS功放