FPGA的靜態(tài)功耗分析與降低技術(shù)（一）-技術(shù)方案_第1頁
FPGA的靜態(tài)功耗分析與降低技術(shù)（一）-技術(shù)方案_第2頁
FPGA的靜態(tài)功耗分析與降低技術(shù)（一）-技術(shù)方案_第3頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

精品文檔-下載后可編輯FPGA的靜態(tài)功耗分析與降低技術(shù)（一）-技術(shù)方案摘要：FPGA已經(jīng)被廣泛用于實現(xiàn)大規(guī)模的數(shù)字電路和系統(tǒng)，隨著CMOS工藝發(fā)展到深亞微米，芯片的靜態(tài)功耗已成為關(guān)鍵挑戰(zhàn)之一。文章首先對FPGA的結(jié)構(gòu)和靜態(tài)功耗在FPGA中的分布進行了介紹。接下來提出了晶體管的漏電流模型，并且重點對FPGA中漏電流單元亞閾值漏電流和柵漏電流進行了詳細的分析。根據(jù)FPGA的特點采用雙閾值電壓晶體管，關(guān)鍵路徑上的晶體管采用低閾值電壓柵的晶體管，非關(guān)鍵路徑上的晶體管采用高閾值電壓柵的晶體管，以此來降低芯片的靜態(tài)功耗。

1引言

FPGA因其可以降低成本和設(shè)計周期，已經(jīng)被廣泛用于實現(xiàn)大規(guī)模的數(shù)字電路和系統(tǒng)。隨著數(shù)字電路規(guī)模越來越大，時鐘頻率越來越高，也增加了FPGA的復雜性和技術(shù)難度。在深亞微米技術(shù)下，隨著導電溝道越來越短，靜態(tài)功耗越來越大，F(xiàn)PGA面臨許多新的挑戰(zhàn)。本文首先簡單介紹了FPGA的結(jié)構(gòu)和靜態(tài)功耗在FPGA中的分布，接下來介紹了晶體管漏電流的原理，提出了FPGA結(jié)構(gòu)中基本單元漏電流的模型并進行了分析，提出降低靜態(tài)功耗的解決措施。

2FPGA的結(jié)構(gòu)和靜態(tài)功耗分布

2.1FPGA的結(jié)構(gòu)和基本組成單元

一個FPGA的結(jié)構(gòu)如圖1所示。FPGA中含有規(guī)則靈活的可編程配置邏輯塊，簡稱CLB,在它們周圍是一圈可編程輸入輸出模塊，簡稱IOB,兩邊有兩列BRAM,位置是在CLB和IOB的中間。CLB、BRAM和IOB之間是互聯(lián)資源。

FPGA的功能是基于查找表LUT來實現(xiàn)的，LUT是SRAM的陣列來實現(xiàn)真值表。圖2說明了2輸入查找表的結(jié)構(gòu)。

FPGA的布線互聯(lián)是基于SRAM控制的可編程開關(guān)實現(xiàn)的，有三種基本結(jié)構(gòu)，如圖3所示。

2.2靜態(tài)功耗在FPGA不同單元中的分布

通過對0.25μm工藝的FPGA進行HSPICE仿真，靜態(tài)功耗在FPGA中不同單元的分布如圖4所示

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論