第四章集成電路制造工藝

第四章集成電路制造工藝第一頁，共95頁。4.1雙極集成電路工藝流程4.2MOS集成電路工藝流程4.3光刻與刻蝕技術(shù)4.4氧化4.5擴(kuò)散與離子注入4.6化學(xué)氣相沉積（CVD）4.7接觸與互連4.8隔離技術(shù)4.9封裝技術(shù)第二頁，共95頁。集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜第三頁，共95頁。4.3.1光刻工藝簡介光刻三要素：光刻膠；掩膜版；光刻機(jī)光刻膠又叫光致抗蝕劑、光阻材料，它是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠（曝光后可溶）：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠（曝光后不可溶）：分辨率差，適于加工線寬≥3m的線條掩膜版：在石英片上鍍鉻、氧化鉻、氧化鐵等吸收紫外線的膜。4.3光刻與刻蝕技術(shù)第四頁，共95頁。正膠：曝光后可溶負(fù)膠：曝光后不可溶第五頁，共95頁。三種光刻方式4.3.2幾種常見的光刻方法第六頁，共95頁。三種光刻方法的特點(diǎn)：接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙(10～25m)，可以大大減小掩膜版的損傷，分辨率較低。投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，是目前用的最多的曝光方式。第七頁，共95頁。4.3.3超細(xì)線條光刻技術(shù)甚遠(yuǎn)紫外線(EUV)電子束光刻X射線離子束光刻第八頁，共95頁。4.3.4刻蝕技術(shù)濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法2)干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的第九頁，共95頁。濕法腐蝕：濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點(diǎn)：選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、成本低缺點(diǎn)：鉆蝕嚴(yán)重、對圖形的控制性較差第十頁，共95頁。干法刻蝕濺射與離子束銑蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(PlasmaEtching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實(shí)現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(ReactiveIonEtching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)第十一頁，共95頁。4.4氧化工藝

氧化：制備SiO2層4.4.1SiO2的性質(zhì)及其作用

SiO2是一種十分理想的電絕緣材料，其電阻率高達(dá)1016Ω·cm；耐擊穿能力較強(qiáng)。它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與HF酸發(fā)生化學(xué)反應(yīng)。第十二頁，共95頁。氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分；擴(kuò)散時(shí)的掩蔽層，離子注入的阻擋層(有時(shí)與光刻膠、Si3N4層一起使用)；作為集成電路的隔離介質(zhì)材料；作為電容器的絕緣介質(zhì)材料；作為多層金屬互連層之間的介質(zhì)材料；作為對器件和電路進(jìn)行鈍化的鈍化層材料。第十三頁，共95頁。4.4.2熱氧化形成SiO2的機(jī)理

1）反應(yīng)方程式：

Si（固體）＋O2→SiO2（固體）Si（固體）＋2H2O→SiO2（固體）＋2H2↑2）反應(yīng)所經(jīng)過的三個(gè)步驟：

（1）氧化劑從氣體內(nèi)部被傳輸?shù)綒怏w/SiO2界面；（2）通過擴(kuò)散穿過已經(jīng)形成的SiO2層；（3）在SiO2/Si界面處發(fā)生化學(xué)反應(yīng)。生長的SiO2層厚度為d時(shí)，所消耗的Si層厚度為0.44d第十四頁，共95頁。

3）影響Si表面氧化速率的三個(gè)關(guān)鍵因素：（1）溫度：溫度高，反應(yīng)快。

（2）氧化劑的有效性：擴(kuò)散系數(shù)：H2O在SiO2中的擴(kuò)散系數(shù)遠(yuǎn)大于O2。溶解度：在SiO2層中，H2O的溶解度比O2高約600倍。（3）Si層表面勢或表面能量：與Si的晶向、摻雜濃度及氧化前的表面處理有關(guān)。第十五頁，共95頁。4.4.3SiO2的制備方法熱氧化法干氧氧化：氧化速度慢水蒸汽氧化：氧化速度快，但氧化層疏松，缺陷多濕氧氧化：與光刻膠的附著性不是很好干氧－濕氧－干氧(簡稱干濕干)氧化法氫氧合成氧化：生長速度高；質(zhì)量好；均勻性和重復(fù)性好化學(xué)氣相沉積法熱分解沉積法濺射法第十六頁，共95頁。進(jìn)行干氧和濕氧氧化的氧化爐示意圖第十七頁，共95頁。雜質(zhì)摻雜摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸。磷(P)、砷(As)→N型硅硼(B)→P型硅摻雜工藝：擴(kuò)散、離子注入4.5擴(kuò)散與離子注入第十八頁，共95頁。4.5.1擴(kuò)散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位置：1）Ⅲ、Ⅴ族元素2）一般要在很高的溫度（950～1280℃）下進(jìn)行3）磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：1）Na、K、Fe、Cu、Au等元素（對器件危害嚴(yán)重）2）擴(kuò)散系數(shù)要比替位式擴(kuò)散大6～7個(gè)數(shù)量級第十九頁，共95頁。雜質(zhì)橫向擴(kuò)散示意圖雜質(zhì)除了縱向擴(kuò)散，還有橫向擴(kuò)散第二十頁，共95頁。1）固態(tài)源擴(kuò)散：如B2O3、P2O5、BN等4.5.2擴(kuò)散工藝第二十一頁，共95頁。2）利用液態(tài)源進(jìn)行擴(kuò)散液態(tài)源：硅：四乙氧基硅烷（TEOS），分子式Si(OC2H5)4

磷：三氯氧磷，分子式POCl3

硼：硼酸三丙脂，分子式B(CH3CH2CH2O3)第二十二頁，共95頁。4.5.3離子注入離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定

摻雜的均勻性好溫度低：小于600℃可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得多?？梢詫衔锇雽?dǎo)體進(jìn)行摻雜第二十三頁，共95頁。離子注入系統(tǒng)的原理示意圖

離子束與晶體主軸偏離7°～10°（類似于非晶靶），以減少溝道離子的數(shù)目第二十四頁，共95頁。離子注入到無定形靶中的高斯分布情況第二十五頁，共95頁。4.5.5退火退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過程都可以稱為退火退火的作用：1）激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用2）消除損傷退火方式：1）爐退火2）快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)第二十六頁，共95頁。4.6化學(xué)氣相沉積(CVD)化學(xué)氣相沉積(ChemicalVaporDeposition)：通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上沉積一層薄膜材料的過程CVD技術(shù)特點(diǎn)：1）具有沉積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點(diǎn)2）CVD方法幾乎可以沉積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等第二十七頁，共95頁?；瘜W(xué)氣相沉積的分類：常壓化學(xué)氣相沉積(APCVD)低壓化學(xué)氣相沉積(LPCVD)等離子增強(qiáng)化學(xué)氣相沉積(PECVD)第二十八頁，共95頁。APCVD反應(yīng)器的結(jié)構(gòu)示意圖第二十九頁，共95頁。

LPCVD反應(yīng)器的結(jié)構(gòu)示意圖第三十頁，共95頁。平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖第三十一頁，共95頁。4.6.2單晶硅的化學(xué)氣相沉積(外延)

一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片。外延技術(shù)主要有：1）液相外延（LiquidPhaseEpitaxy，LPE）2）氣相外延（VaporPhaseEpitaxy，VPE）

鹵化物氣相外延（HyrideVaporPhaseEpitaxy，HVPE）：SiCl4＋2H2→Si＋4HCl↑金屬有機(jī)物化學(xué)氣相外延（MOVPE，或稱為MOCVD）3）分子束外延（MBE）第三十二頁，共95頁。氣相外延用摻雜源：

砷烷（AsH3）、磷烷（PH3）等乙硼烷（B2H6）（沸點(diǎn)：－92.5℃；火箭推進(jìn)劑）第三十三頁，共95頁。4.6.3二氧化硅的化學(xué)氣相沉積

可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源低溫CVD氧化層：低于500℃反應(yīng)源：硅烷和氧氣

SiH4＋O2→SiO2＋H2↑中等溫度沉積：500～800℃反應(yīng)源:四乙氧基硅烷（又稱正硅酸乙酯，縮寫：TEOS）Si(OC2H5)4→SiO2＋副產(chǎn)物高溫沉積：900℃左右反應(yīng)源:

二氯硅烷和笑氣

SiCl2H2＋2N2O→SiO2＋2N2↑＋2HCl↑第三十四頁，共95頁。4.6.4多晶硅的化學(xué)氣相沉積利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。多晶硅的化學(xué)氣相沉積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法沉積第三十五頁，共95頁。多晶硅的ECR-PECVD5％的高純SiH4（Ar氣稀釋）和高純H2PECVD的主要優(yōu)點(diǎn)：沉積溫度低；成膜質(zhì)量高。第三十六頁，共95頁。4.6.5氮化硅的化學(xué)氣相沉積1）LPCVD方法：

SiCl2H2＋4NH3Si3N4＋6H2↑

＋6HCl↑

2）PECVD方法：

SiH4＋NH3SiNH＋3H2↑2SiH4＋N2

→2SiNH＋3H2↑PECVD生長的氮化硅有阻擋水和鈉離子擴(kuò)散的功能，且抗劃傷。氮化硅主要用作局域氧化的掩蔽層第三十七頁，共95頁。4.7接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料,但Al連線也存在一些比較嚴(yán)重的問題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經(jīng)開發(fā)成功目前，互連線已經(jīng)占到芯片總面積的70～80%；且連線的寬度越來越窄，電流密度迅速增加第三十八頁，共95頁。特性AlAuAgCu電阻率（μΩ·cm）2.42.351.591.71熔點(diǎn)（℃）66010639601083熱導(dǎo)率（w/cm)2.383.154.253.98抗電遷移性低高很低高抗腐蝕性高很高低低金銀銅鋁的特性比較：第三十九頁，共95頁。Cu的雙鑲嵌工藝鑲嵌：damascene第四十頁，共95頁。

銅布線取代鋁作為IC互連的困難：1）銅難以刻蝕；解決辦法：化學(xué)機(jī)械拋光（CMP）

拋光劑:二氧化硅懸浮顆粒＋氫氧化鉀溶液2）銅是快擴(kuò)散雜質(zhì)，銅原子不但很容易擴(kuò)散進(jìn)入氧化物或介質(zhì)材料，形成互連線的低擊穿，而且銅快擴(kuò)散到硅中形成深能級陷阱，或與硅在較低溫度下(<200℃)反應(yīng)生成Cu3Si，導(dǎo)致對有源區(qū)的沾污而引起結(jié)漏電和閾值電壓VT漂移。解決辦法：在銅與氧化物及介質(zhì)材料之間加入一層阻擋層。

第四十一頁，共95頁。合適的阻擋層材料必需具備以下條件：1）能夠阻擋銅原子的擴(kuò)散；2）具有低的薄層電阻；3）具有很好的熱穩(wěn)定性，能經(jīng)受器件制造過程中高溫的影響；4）與銅和其他介質(zhì)層都有很好的界面接觸，并且不與銅和介質(zhì)材料起反應(yīng)；5）必須與化學(xué)機(jī)械拋光工藝兼容。其中過渡金屬元素及其氮化物引起廣泛關(guān)注，主要包括W、WN、Ta、Nb、TaN、TiN、TaSiN和TiNx等。因?yàn)檫^渡金屬及其氮化物都有很強(qiáng)的導(dǎo)電性、較高的熔點(diǎn)和對銅原子的阻擋特性。其中TiN已在鋁的金屬化工藝中得到了應(yīng)用。第四十二頁，共95頁。

在實(shí)際的銅/阻擋層結(jié)構(gòu)中，阻擋層的厚度應(yīng)控制在100nm以下。有數(shù)據(jù)表明，對于亞微米超大規(guī)模集成電路而言，其阻擋層不超過10nm，在600℃條件下，30分鐘內(nèi)不會發(fā)生銅擴(kuò)散穿過該阻擋層的現(xiàn)象。第四十三頁，共95頁。4.7.1金屬膜的形成方法－物理氣相沉積（PVD）蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，沉積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種。濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強(qiáng)電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上。第四十四頁，共95頁。蒸發(fā)原理圖第四十五頁，共95頁。4.7.2難熔金屬硅化物柵及其復(fù)合結(jié)構(gòu)

為了提高速度和集成度，可按比例縮小器件的特征尺寸，當(dāng)特征線寬小于1.5μm時(shí)，多晶硅柵遇到問題：作為柵和局域互連材料的多晶硅的電阻率較高（大于500μΩ·cm），其寄生電阻限制了集成電路速度。作為替代多晶硅的材料，要求具有電阻率低、高溫穩(wěn)定性好，與集成電路工藝兼容等特點(diǎn)。

Al電阻率低，但熔點(diǎn)太低（660℃）。

W、Mo熔點(diǎn)高，但它們與硅柵刻蝕后的工藝不兼容。

實(shí)驗(yàn)發(fā)現(xiàn)難熔金屬硅化物如TiSi2、CoSi2、TaSi2、MoSi2、WSi2等是替代多晶硅的理想材料。第四十六頁，共95頁。幾個(gè)概念★場區(qū)：硅片上不制作器件的區(qū)域（除柵區(qū)和有源區(qū)之外的區(qū)域）★柵區(qū)：柵極下方形成導(dǎo)電溝道的區(qū)域★有源區(qū)：直接從外部接收和向外部送出電信號的區(qū)域（指MOS管的源區(qū)和漏區(qū)）柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu)第四十七頁，共95頁。自對準(zhǔn)金屬硅化物(Salicide)工藝沉積多晶硅、刻蝕并形成側(cè)壁氧化層；沉積Ti或Co等難熔金屬快速熱處理（RTP）并選擇腐蝕側(cè)壁氧化層上的金屬；最后形成Salicide結(jié)構(gòu)SOI:

絕緣襯底上的硅第四十八頁，共95頁。4.8隔離技術(shù)PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離第四十九頁，共95頁。SBC在雙極模擬電路和電壓為15～30V的電源電路中廣泛應(yīng)用。缺點(diǎn)：（1）隔離區(qū)寬，集成度低；（2）集電極與襯底及基極間的PN結(jié)寄生電容較大，電路速度受限。4.8.1雙極集成電路的隔離工藝1）標(biāo)準(zhǔn)隱埋集電極隔離工藝（SBC）第五十頁，共95頁。2）集電極擴(kuò)散隔離工藝（CDI）優(yōu)點(diǎn)：（1）隔離面積小；（2）比SBC工藝簡單。缺點(diǎn)：（1）集電極與襯底及基極間的PN結(jié)寄生電容較大，電路速度受限；（2）集電極－基極結(jié)的擊穿電壓低，只能在小電源電壓的器件中使用。第五十一頁，共95頁。3）介質(zhì)隔離（DI）優(yōu)點(diǎn)：隔離效果好。缺點(diǎn)：（1）研磨背面時(shí)要求精確機(jī)械定位；（2）沉積多晶硅時(shí)，硅片容易翹曲。第五十二頁，共95頁。4）等平面氧化物隔離工藝半等平面氧化物隔離工藝在等平面工藝中，增加刻蝕Si的工藝（刻蝕掉的Si層厚度是氧化層厚度的0.56倍）第五十三頁，共95頁。橫向是氧化物隔離；縱向是PN結(jié)隔離優(yōu)點(diǎn)：寄生電容??；隔離面積小；適于制作高速、高集成度的集成電路，是雙極集成電路的最佳隔離方案之一。第五十四頁，共95頁。目的：防止場寄生晶體管開啟（1）增大場氧化層厚度；（2）溝阻注入：提高場氧化層下面硅層的表面摻雜濃度。從而提高寄生MOSFET的閾值電壓。4.8.2MOS集成電路隔離工藝第五十五頁，共95頁。1）標(biāo)準(zhǔn)場氧化隔離場氧化層厚度是柵氧化層的7～10倍。缺點(diǎn)：場氧化層厚；臺階覆蓋不好。第五十六頁，共95頁。2）局域氧化隔離(LOCOS)工藝優(yōu)點(diǎn)：(1)臺階覆蓋好；(2)自對準(zhǔn)溝阻注入，可節(jié)省隔離區(qū)面積；(3)漏、源與襯底PN結(jié)間的寄生電容小，工作速度高。第五十七頁，共95頁。3）開槽回填隔離－溝槽隔離工藝第五十八頁，共95頁。4.9封裝技術(shù)基本功能：1）為芯片提供機(jī)械支撐和環(huán)境保護(hù)；2）接通芯片的電流通路；3）提供信號的輸入/輸出通路；4）提供熱通路，散熱作用。第五十九頁，共95頁。集成電路封裝工藝流程第六十頁，共95頁。封裝級別：0級封裝：芯片上器件本體的互連1級封裝：芯片上的輸入/輸出與基板互連2級封裝：將封裝好的元器件或多芯片組件用多層互連布線板組裝成部件、插件或小整機(jī)3級封裝：用插件或小整機(jī)組裝成機(jī)柜整機(jī)第六十一頁，共95頁。各種封裝類型示意圖第六十二頁，共95頁。集成電路制造工藝第六十三頁，共95頁。4.1雙極集成電路制造工藝第六十四頁，共95頁。第六十五頁，共95頁。制作埋層初始氧化，熱生長厚度約為500～1000nm的氧化層（做砷注入的阻擋層）光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉（露出埋層區(qū)），并去掉光刻膠進(jìn)行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝第六十六頁，共95頁。生長n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定第六十七頁，共95頁。形成橫向氧化物隔離區(qū)熱生長一層薄氧化層，厚度約50nm（做氮化硅的緩沖層）沉積一層氮化硅，厚度約100nm（做氧化時(shí)的掩蔽層）光刻2#版(場區(qū)隔離版)第六十八頁，共95頁。形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進(jìn)行硼離子注入（形成溝道隔斷區(qū)）第六十九頁，共95頁。形成橫向氧化物隔離區(qū)去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區(qū)去掉氮化硅層第七十頁，共95頁。形成基區(qū)光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)基區(qū)離子注入硼（形成p型基區(qū)）第七十一頁，共95頁。形成接觸孔：光刻4#版(基區(qū)接觸孔版)進(jìn)行大劑量硼離子注入（形成p＋區(qū)，便于做歐姆接觸）刻蝕掉接觸孔中的氧化層（氮化硅的緩沖層，約50nm厚）第七十二頁，共95頁。形成發(fā)射區(qū)光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來，暴露出發(fā)射極和集電極接觸孔進(jìn)行低能量、高劑量的砷離子注入，形成n型發(fā)射區(qū)和集電區(qū)第七十三頁，共95頁。金屬化沉積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線版)，形成金屬互連線合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450℃、N2-H2氣氛下處理20～30分鐘形成鈍化層在低溫條件下(小于300℃)沉積氮化硅光刻7#版(鈍化版)刻蝕氮化硅，形成鈍化圖形第七十四頁，共95頁。第七十五頁，共95頁。4.2CMOS集成電路制造工藝第七十六頁，共95頁。第七十七頁，共95頁。形成N阱初始氧化（形成氮化硅的緩沖層）沉積氮化硅層（做砷或磷離子注入的掩蔽層）光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層（露出N阱區(qū)）N阱離子注入，注入磷或砷離子第七十八頁，共95頁。形成P阱去掉光刻膠在N阱區(qū)生長厚氧化層（硼注入時(shí)的掩蔽層），其它區(qū)域被氮化硅層保護(hù)而不會被氧化去掉氮化硅層（露出p阱區(qū)）

P阱離子注入，注硼第七十九頁，共95頁。推阱退火驅(qū)入去掉N阱區(qū)的氧化層第八十頁，共95頁。形成場隔離區(qū)生長一層薄氧化層緩沖層沉積一層氮化硅光刻場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來反應(yīng)離子刻蝕氮化硅場區(qū)離子注入（溝阻注入）熱生長厚的場氧化層去掉氮化硅層形成多晶硅柵

生長柵氧化層沉積多晶硅光刻多晶硅柵刻蝕多晶硅柵第八十一頁，共95頁。形成硅化物沉積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層沉積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi2去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2第八十二頁，共95頁。形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護(hù)起來離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護(hù)起來離子注入硼，形成P管源漏區(qū)第八十三頁，共95頁。形成接觸孔

化學(xué)氣相沉積硼磷硅玻璃層（BPTEOS）硼磷硅玻璃在高溫條件下某種程度上具有像液體一樣的流動(dòng)能力（回流：