《數(shù)字電路與數(shù)字邏輯》第十章_第1頁
《數(shù)字電路與數(shù)字邏輯》第十章_第2頁
《數(shù)字電路與數(shù)字邏輯》第十章_第3頁
《數(shù)字電路與數(shù)字邏輯》第十章_第4頁
《數(shù)字電路與數(shù)字邏輯》第十章_第5頁
已閱讀5頁，還剩12頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

第七節(jié)現(xiàn)場可編程門陣列FPGA

一、FPGA的基本結(jié)構(gòu)

1.CLB：2.IOB:分布于芯片中央，實現(xiàn)規(guī)模不大的組合、時序電路。分布于芯片四周，實現(xiàn)內(nèi)部邏輯電路與芯片外部引腳的連接。3.IR：包括不同類型的金屬線、可編程的開關(guān)矩陣、可編程的連接點。編輯ppt4.SRAM:存放編程數(shù)據(jù)。圖10.7.2FPGA內(nèi)SRAM單元QQT讀/寫數(shù)據(jù)組態(tài)控制編輯ppt圖10.7.1FPGA的基本結(jié)構(gòu)框圖編輯ppt二、CLB和IOB1.XC2000系列的CLB(1)組合邏輯電路①工作方式②激勵信號③時鐘信號CLK(同步)，或C、G(異步)。(2)存儲電路(3)控制電路編輯ppt圖10.7.3XC2000系列的CLB電路

編輯ppt四變量的任意函數(shù)FGABCDQ(a)四變量任意函數(shù)編輯ppt(b)2個三變量任意函數(shù)三變量的任意函數(shù)FGABCDQ三變量的任意函數(shù)ABCDQ編輯ppt圖10.7.4CLB中組合邏輯電路的3種組態(tài)(c)五變量任意函數(shù)三變量的任意函數(shù)FGABCDQ三變量的任意函數(shù)ACDQMUX編輯ppt例用查詢表方式實現(xiàn)2輸入(A、B)，2輸出(G、F)的組合邏輯電路。圖10.7.5兩變量通用邏輯模塊的原理圖編輯ppt表10.7.1兩變量通用邏輯模塊的真值表輸入輸出ABF000(C2)011(C1)101(C0)110(C3)編輯ppt2.XC2000系列的IOB圖10.7.6XC2000系列的IOB編輯ppt三、IR

(1)金屬線①通用互連(General-PurposeInterconnect)②直接互連(DirectInterconnect)③長線(LongLine)(2)開關(guān)矩陣(SM：SwitchingMatrices)(3)可編程連接點(PIP：ProgrammableInterconnectPoints)編輯ppt圖10.7.7XC2000內(nèi)部的互連資源編輯ppt圖10.7.8XC2000的通用互連資源編輯ppt圖10.7.9開關(guān)矩陣每個引腳的連接選項編輯pp

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論