電子元器件制造技術(shù)

電子元器件制造技術(shù)第1頁(yè)，共33頁(yè)，2023年，2月20日，星期一本章內(nèi)容提要半導(dǎo)體集成電路芯片制造技術(shù)1混合集成電路工藝2第2頁(yè)，共33頁(yè)，2023年，2月20日，星期一半導(dǎo)體集成電路芯片制造技術(shù)發(fā)展里程碑1基本工藝2器件工藝3芯片加工中的缺陷和成品率預(yù)測(cè)

4第3頁(yè)，共33頁(yè)，2023年，2月20日，星期一發(fā)展里程碑1954年，Bell實(shí)驗(yàn)室開(kāi)發(fā)出氧化、光掩膜、刻蝕和擴(kuò)散工藝；1958年后期，仙童公司的物理學(xué)家JeanHoerni開(kāi)發(fā)出一種在硅上制造PN結(jié)的結(jié)構(gòu)，并在結(jié)上覆蓋了一層薄的硅氧化層作絕緣層，在硅二極管上蝕刻小孔用于連接PN結(jié)；SpragueElectric的物理學(xué)家KurtLehovec開(kāi)發(fā)出使用PN結(jié)隔離元件的技術(shù)；1959年，仙童公司的RobertNoyce通過(guò)在電路上方蒸鍍薄金屬層連接電路元件來(lái)制造集成電路；1960年Bell實(shí)驗(yàn)室開(kāi)發(fā)出外延沉積/注入技術(shù)，即將材料的單晶層沉積/注入到晶體襯底上；第4頁(yè)，共33頁(yè)，2023年，2月20日，星期一發(fā)展里程碑1963，RCA制造出第一片由MOS（MetalOxideSemiconductor，金屬氧化物半導(dǎo)體）工藝制造的集成電路；1963，仙童公司的FrankWanlass提出并發(fā)表了互補(bǔ)型MOS集成電路的概念。CMOS是應(yīng)用最廣泛的、高密度集成電路的基礎(chǔ)。第5頁(yè)，共33頁(yè)，2023年，2月20日，星期一歷史回顧v摩爾定律1965年，仙童半導(dǎo)體的研發(fā)主管摩爾(GordonMoore)指出：微處理器芯片的電路密度，以及它潛在的計(jì)算能力，每隔一年翻番。后來(lái)，這一表述又修正為每18個(gè)月翻番。這也就是后來(lái)聞名于IT界的“摩爾定律”。戈登.摩爾第6頁(yè)，共33頁(yè)，2023年，2月20日，星期一集成電路現(xiàn)狀v芯片特征尺寸v晶片尺寸450mm(18英寸)(預(yù)計(jì)2012年面世)、300mm(12英寸,2002)、200mm(8英寸,1990)IntelCPU芯片特征尺寸Intel45nm晶片第7頁(yè)，共33頁(yè)，2023年，2月20日，星期一集成電路的基本工藝以圓形的硅片為基礎(chǔ)，在初始硅片上經(jīng)過(guò)氧化、摻雜、薄膜淀積、光刻、蝕刻等步驟的單獨(dú)使用或組合重復(fù)使用，制作出器件，再通過(guò)電極制備、多層布線實(shí)現(xiàn)各器件間的互連，實(shí)現(xiàn)一定的功能，最后再經(jīng)過(guò)封裝測(cè)試成為成品；前工藝:芯片制造；后工藝:組裝、測(cè)試。第8頁(yè)，共33頁(yè)，2023年，2月20日，星期一雙極型晶體管制作工藝(a)一次氧化(b)光刻基區(qū)(c)基區(qū)硼擴(kuò)散、氧化(d)光刻發(fā)射區(qū)(e)發(fā)射區(qū)磷擴(kuò)散、氧化(f)光刻引線孔(g)蒸鍍鋁膜(h)刻蝕鋁電極第9頁(yè)，共33頁(yè)，2023年，2月20日，星期一硅片制備多晶硅生產(chǎn)、單晶生長(zhǎng)、硅圓片制造

原料：石英石粗硅四氯化硅高溫炭還原氯化多晶硅高溫氯還原單晶硅直拉法區(qū)熔法硅片切割磨片第10頁(yè)，共33頁(yè)，2023年，2月20日，星期一硅片制備直拉法生長(zhǎng)單晶首先將預(yù)處理好的多晶硅裝入爐內(nèi)石英坩堝中，抽真空或通入惰性氣體；拉晶時(shí)，籽晶桿以一定速度繞軸旋轉(zhuǎn)，同時(shí)坩堝反方向旋轉(zhuǎn)，坩堝由高頻感應(yīng)或電阻加熱，其中的多晶硅料全部熔化；將籽晶下降至與熔融的多晶硅接觸，熔融的多晶硅會(huì)沿籽晶結(jié)晶，并隨籽晶的逐漸上升而生長(zhǎng)成棒狀單晶。第11頁(yè)，共33頁(yè)，2023年，2月20日，星期一硅片制備3、切片-清洗1、單晶生長(zhǎng)2、單晶切割分段--滾磨外圓-定位面研磨4、磨片-清洗5、拋光-清洗6最終晶片第12頁(yè)，共33頁(yè)，2023年，2月20日，星期一制膜膜的類型二氧化硅膜外延層金屬膜薄膜的制備技術(shù)熱氧化法物理氣相沉積PVD蒸鍍、濺射化學(xué)氣相淀積CVD淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、設(shè)備簡(jiǎn)單第13頁(yè)，共33頁(yè)，2023年，2月20日，星期一氧化層生長(zhǎng)二氧化硅的特性化學(xué)穩(wěn)定性高、絕緣、對(duì)某些雜質(zhì)能起到掩蔽作用(雜質(zhì)在其中的擴(kuò)散系數(shù)非常小)；氧化層的作用器件的保護(hù)層、鈍化層、電性能隔離、絕緣介質(zhì)層和電容器的介質(zhì)膜，實(shí)現(xiàn)選擇性的擴(kuò)散；生長(zhǎng)方法熱氧化法等離子氧化法熱分解沉積法濺射法真空蒸鍍法第14頁(yè)，共33頁(yè)，2023年，2月20日，星期一氧化層生長(zhǎng)熱氧化法干氧氧化：以干燥純凈的氧氣作為氧化氣氛，在高溫下氧直接與硅反應(yīng)生成二氧化硅；水汽氧化：以高純水蒸汽為氧化氣氛，由硅片表面的硅原子和水分子反應(yīng)生成二氧化硅層(厚度一般在10-8~10-6)。水汽氧化的氧化速率比干氧氧化的高；濕氧氧化法：實(shí)質(zhì)上是干氧氧化和水汽氧化的混合，氧化速率介于二者之間。第15頁(yè)，共33頁(yè)，2023年，2月20日，星期一氧化層生長(zhǎng)氧化層缺陷裂紋引起金屬連線與硅片短路，或多層連線間短路；針孔產(chǎn)生原因：光刻版上的小孔或小島，光刻膠中雜質(zhì)微粒，硅片上沾附的灰塵，膠膜上有氣泡或氧化層質(zhì)量較差等；造成的后果：使氧化層不連續(xù)，破壞了二氧化硅的絕緣作用，針裂紋和針孔可使擴(kuò)散掩埋失效，形成短路，連線或鋁電極下的二氧化硅有針孔會(huì)引起短路。厚薄不均勻產(chǎn)生原因：氧化層劃傷；造成后果：會(huì)降低耐壓，使擊穿電壓降低或喪失對(duì)雜質(zhì)擴(kuò)散的掩蔽能力，或者金屬與硅之間短路而使器件失效；氧化層電荷第16頁(yè)，共33頁(yè)，2023年，2月20日，星期一外延生長(zhǎng)在單晶襯底上制備一層新的單晶層的技術(shù);層中雜質(zhì)濃度可以極為方便的通過(guò)控制反應(yīng)氣流中的雜質(zhì)含量加以調(diào)節(jié)，不受襯底中雜質(zhì)種類與摻雜水平的影響;作用：雙極型集成電路：為了將襯底和器件區(qū)域隔離(電絕緣)，在P型襯底上外延生長(zhǎng)N型單晶硅層；MOS集成電路：減少了粒子軟誤差和CMOS電路中的閂鎖效應(yīng)等；生長(zhǎng)方法：氣相外延技術(shù)利用硅的氣態(tài)化合物，如四氯化硅或(SiCl4)硅烷(SiH4)，在加熱的襯底表面與氫氣發(fā)生反應(yīng)或自身發(fā)生熱分解反應(yīng)，進(jìn)而還原成硅，并以單晶形式淀積在硅襯底表面。第17頁(yè)，共33頁(yè)，2023年，2月20日，星期一制備金屬膜實(shí)現(xiàn)電連接；Al及其合金：最常用的金屬互連材料；Cu制程；制備方法：蒸發(fā)和濺射。蒸發(fā)：真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸氣原子，在其運(yùn)動(dòng)軌跡中遇到晶片，就會(huì)在晶片上淀積一層金屬薄膜；濺射：在真空系統(tǒng)中充入一定的惰性氣體，在高壓電場(chǎng)的作用下，由于氣體放電形成離子，這些離子在強(qiáng)電場(chǎng)作用下被加速，然后轟擊靶材料，使其原子逸出并被濺射到晶片上，形成金屬膜；濺射法形成的薄膜比蒸發(fā)淀積的薄膜附著力更強(qiáng)，且膜更加致密、均勻。第18頁(yè)，共33頁(yè)，2023年，2月20日，星期一圖形轉(zhuǎn)移-光刻圖形轉(zhuǎn)移：將集成電路的單元構(gòu)件圖形轉(zhuǎn)移到圓片上的工藝；光刻+刻蝕，統(tǒng)稱光刻；光刻膠：光致抗蝕劑正膠負(fù)膠第19頁(yè)，共33頁(yè)，2023年，2月20日，星期一圖形轉(zhuǎn)移-光刻常規(guī)的光刻工藝過(guò)程：涂膠-前烘-曝光-顯影-堅(jiān)膜-腐蝕(刻蝕)-去膠

第20頁(yè)，共33頁(yè)，2023年，2月20日，星期一圖形轉(zhuǎn)移-刻蝕分為干法刻蝕和濕法刻蝕；濕法刻蝕一種化學(xué)刻蝕方法；將材料放在腐蝕液內(nèi)；5um以上，優(yōu)良的選擇性，刻蝕完當(dāng)前薄膜就停止；低成本、高效率；5um以下，側(cè)向腐蝕嚴(yán)重，線條寬難以控制；干法腐蝕等離子體轟擊被刻蝕表面第21頁(yè)，共33頁(yè)，2023年，2月20日，星期一摻雜摻雜：在半導(dǎo)體加入少量特定雜質(zhì)，形成N型與P型的半導(dǎo)體區(qū)域；摻雜銻、砷和磷可以形成N型材料；摻雜硼則可以形成P型材料；主要技術(shù)手段高溫?zé)釘U(kuò)散法：利用雜質(zhì)在高溫(約800℃以上)下由高濃度區(qū)往低濃度區(qū)的擴(kuò)散；早期使用；集成度增加，無(wú)法精確地控制雜質(zhì)的分布形式和濃度；離子注入：將雜質(zhì)轉(zhuǎn)換為高能離子的形式，直接注入硅的體內(nèi)。摻雜濃度控制精確、位置準(zhǔn)確。第22頁(yè)，共33頁(yè)，2023年，2月20日，星期一集成電路集成電路(IntegratedCircuit，縮寫(xiě)為IC)是指通過(guò)一系列的加工工藝，將多個(gè)晶體管、二極管等有源器件和電阻、電容等無(wú)源元件，按照一定的電路連接集成在一塊半導(dǎo)體晶片(如硅或GaAs)或陶瓷等基片上，作為一個(gè)不可分割的整體執(zhí)行某一特定功能的電路組件。常見(jiàn)的分類方法主要有：按器件結(jié)構(gòu)類型、集成電路規(guī)模、使用的基片材料、電路功能以及應(yīng)用領(lǐng)域等進(jìn)行分類。第23頁(yè)，共33頁(yè)，2023年，2月20日，星期一集成電路的工藝類型

根據(jù)集成電路中有源器件的結(jié)構(gòu)類型和工藝技術(shù)可以將集成電路分為三類。

雙極集成電路：采用的有源器件是雙極晶體管，是由電子和空穴兩種類型的載流子工作，因而取名為雙極集成電路金屬-氧化物-半導(dǎo)體(MOS)集成電路：這種電路中所用的晶體管為MOS晶體管，由金屬-氧化物-半導(dǎo)體結(jié)構(gòu)組成的場(chǎng)效應(yīng)晶體管，它主要靠半導(dǎo)體表面電場(chǎng)感應(yīng)產(chǎn)生的導(dǎo)電溝道工作，是電壓控制電流的器件，只有一種載流子(電子或空穴)，因此有時(shí)為了與雙極晶體管對(duì)應(yīng)，也稱它為單極晶體管。雙極-MOS(BiMOS)集成電路：同時(shí)包括雙極和MOS晶體管的集成電路為BiMOS集成電路。第24頁(yè)，共33頁(yè)，2023年，2月20日，星期一器件工藝雙極型集成電路中等速度、驅(qū)動(dòng)能力強(qiáng)、模擬精度高、功耗比較大CMOS集成電路靜態(tài)功耗低、電源電壓范圍寬、輸出電壓幅度寬（無(wú)閾值損失），具有高速度、高密度潛力；電流驅(qū)動(dòng)能力低BiMOS集成電路工藝PMOS型雙極型MOS型CMOS型NMOS型BiMOS第25頁(yè)，共33頁(yè)，2023年，2月20日，星期一雙極型硅工藝v工藝特點(diǎn)集成電路中各元件之間需要進(jìn)行電隔離；常規(guī)工藝中大多采用PN結(jié)隔離，即用反向PN結(jié)達(dá)到元件之間相互絕緣的目的。除PN結(jié)隔離以外，有時(shí)也采用介質(zhì)隔離或兩者混合隔離法。雙極型集成電路中需要增添隱埋層；工藝過(guò)程是：在P型硅片上，在預(yù)計(jì)制作集電極的正下方某一區(qū)域里先擴(kuò)散一層高濃度施主雜質(zhì)即N+區(qū);而后在其上再外延生長(zhǎng)一層N型硅單晶層。于是，N型外延層將N+區(qū)隱埋在下面，再在這一外延層上制作晶體管。雙極型集成電路元件間需要互連線；

通常為金屬鋁薄層互連線。第26頁(yè)，共33頁(yè)，2023年，2月20日，星期一雙極型硅工藝v經(jīng)過(guò)5次氧化v對(duì)二氧化硅薄層進(jìn)行5次光刻，刻蝕出供擴(kuò)散摻雜用的圖形窗口。v最后還經(jīng)過(guò)兩次光刻，刻蝕出金屬鋁互連布線和鈍化后用于壓焊點(diǎn)的窗口。第27頁(yè)，共33頁(yè)，2023年，2月20日，星期一

v芯片的制造缺陷：引起成品率下降的主要因素

全局缺陷幾乎可以消除;光刻對(duì)準(zhǔn)誤差、工藝參數(shù)隨機(jī)起伏和線寬變化等;

局域缺陷光刻工藝中引入的氧化物針孔缺陷等點(diǎn)缺陷;控制隨機(jī)點(diǎn)缺陷是相當(dāng)困難;冗余物缺陷:短路故障；丟失物缺陷:開(kāi)路故障；氧化物針孔缺陷:電路短路故障；結(jié)泄漏缺陷:電路短路故障；

潔凈室內(nèi)空氣中的灰塵微粒； 硅片和設(shè)備的物理接觸； 各類化學(xué)試劑中的雜質(zhì)顆粒。芯片加工中的缺陷和成品率預(yù)測(cè)v點(diǎn)缺陷v來(lái)源第28頁(yè)，共33頁(yè)，2023年，2月20日，星期一集成電路的結(jié)構(gòu)類型

按照集成電路的結(jié)構(gòu)形式可以將它分為半導(dǎo)體單片集成電路及混合集成電路。

單片集成電路(IC)：它是指電路中所有的元器件都制作在同一塊半導(dǎo)體基片上的集成電路。混合集成電路(HIC)：是指將多個(gè)半導(dǎo)體集成電路芯片或半導(dǎo)體集成電路芯片與各種分立元器件通過(guò)一定的工藝進(jìn)行二次集成，構(gòu)成一個(gè)完整的、更復(fù)雜的功能器件，該功能器件最后被封裝在一個(gè)管殼中，作為一個(gè)整體使用。因此，有時(shí)也稱混合集成電路為二次集成IC。第29頁(yè)，共33頁(yè)，2023年，2月20日，星期一混合集成電路PK印刷電路板

?

混合集成電路可比等效的印刷電路板體積小4~6倍、重量輕10倍，但成本較高。

?

散熱

混合電路中，大功率器件可以直接裝在導(dǎo)熱好的陶瓷基片上。 印刷電路板上要將元器件貼到電路板上，且用粘結(jié)劑粘上很重的散熱板或使用金屬芯的電路板。

混合集成電路PK半導(dǎo)體集成電路

?

混合電路設(shè)計(jì)容易，成本更低，投產(chǎn)快，適合中小批量產(chǎn)品的生產(chǎn)。

混合集成電路工藝第30頁(yè)，共33頁(yè)，2023年，2月20日，星期一混合集成電路工藝v厚膜混合集成電路40年代中期出現(xiàn)；膜厚一般在幾微米至幾十微米；一般采用絲網(wǎng)印刷工藝，是一種非真空成膜技術(shù)；特點(diǎn)是設(shè)計(jì)更為靈活、工藝簡(jiǎn)便、成本低廉，特別適宜于多品種小批量生產(chǎn)；常用在高壓、大電