東北大學數(shù)電第六章半導體存儲器演示文稿

東北大學數(shù)電第六章半導體存儲器演示文稿第6章半導體存儲器現(xiàn)在是1頁\一共有53頁\編輯于星期日優(yōu)選東北大學數(shù)電第六章半導體存儲器現(xiàn)在是2頁\一共有53頁\編輯于星期日掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）隨機存儲器RAM靜態(tài)存儲器SRAM動態(tài)存儲器DRAM按存取方式的不同UVEPROME2PROM只讀存儲器ROMFlashMemory電可擦除紫外線擦除快閃存儲器第6章半導體存儲器6.1存儲器概述現(xiàn)在是3頁\一共有53頁\編輯于星期日6.1存儲器概述只讀存儲器（ROM）是一種存儲固定信息的存儲器，當信息被加工時或被編程時，信息被存儲在ROM中。特點：

①只能讀出，不能寫入；②屬于組合電路，電路簡單，集成度高；③具有信息的不易失性；④存取時間在20ns～50ns。

缺點：只適應存儲固定數(shù)據(jù)的場合。

第6章半導體存儲器現(xiàn)在是4頁\一共有53頁\編輯于星期日6.1存儲器概述隨機存取存儲器（RAM）是可以從任意選定的單元讀出數(shù)據(jù)，或將數(shù)據(jù)寫入任意選定的存儲單元。在計算機中，RAM用作內存儲器和高速緩沖存儲器。第6章半導體存儲器優(yōu)點：快速讀寫，使用靈活。缺點：掉電丟失信息。現(xiàn)在是5頁\一共有53頁\編輯于星期日6.1存儲器概述⒉半導體存儲器的技術指標存取容量：表示存儲器存放二進制信息的多少。是存儲單元個數(shù)的總和(bit)。存儲單元是指存放一位0、1的物理器件。公式：字數(shù)×位數(shù)。1Kbit=1024bit=210bit字：一個獨立的信息單元，有獨立統(tǒng)一的地址。字數(shù)=2n(n：地址碼的位數(shù))。位數(shù)：一個信息單元的二進制長度。第6章半導體存儲器現(xiàn)在是6頁\一共有53頁\編輯于星期日6.1存儲器概述⒉半導體存儲器的技術指標存取周期：存儲器的性能取決于存儲器的存取速度。存取速度用存取周期或讀寫周期來表征。把連續(xù)兩次讀（寫）操作間隔的最短時間稱為存取周期。本知識點小結第6章半導體存儲器現(xiàn)在是7頁\一共有53頁\編輯于星期日6.2只讀存儲器ROM可分為:掩膜只讀存儲器（MaskReadOnlyMemory，簡稱MROM）可編程只讀存儲器(ProgrammableReadOnlyMemory，簡稱PROM)紫外線可擦除可編程只讀存儲器(ErasableProgrammableReadOnlyMemory，簡稱EPROM)電擦除可編程只讀存儲器（ElectricallyErasableProgrammableReadOnlyMemory，簡稱EEPROM）Flash存儲器(也稱快閃存儲器)現(xiàn)在是8頁\一共有53頁\編輯于星期日固定ROM，廠家在制造時根據(jù)特定的要求做成固定的存儲內容，出廠后，用戶無法更改，只能讀出。第6章半導體存儲器6.2.1固定只讀存儲器（ROM）ROM主要由存儲矩陣地址譯碼器輸出和控制電路組成現(xiàn)在是9頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROM地址譯碼器地址輸入W0……WN-1存儲矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結構圖第6章半導體存儲器字線（選擇線）：N條位線（數(shù)據(jù)線）：M條存儲矩陣：由存儲單元排列而成，每個存儲單元能存放一位二值代碼，每一組存儲單元有一個對應的地址代碼。每字有M位容量：N個字（N=2n）共N×M位（bit）現(xiàn)在是10頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROM地址譯碼器地址輸入W0……WN-1存儲矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結構圖第6章半導體存儲器地址譯碼器對應于N條字線，地址譯碼器必須有n條地址線輸入：且N=2n一個地址碼對應一條字線，當某條字線被選中時，與該字線聯(lián)系的一組存儲單元（字）就與數(shù)據(jù)線相通，進行讀操作?，F(xiàn)在是11頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROM地址譯碼器地址輸入W0……WN-1存儲矩陣

N×M輸出及控制電路D0DM-1……數(shù)據(jù)輸出圖6-1ROM結構圖第6章半導體存儲器輸出及控制電路選中的字經(jīng)輸出及控制電路輸出：提高帶負載能力；由三態(tài)控制信號決定數(shù)據(jù)輸出的時刻。ROM的工作原理地址譯碼器根據(jù)地址碼選中一條字線（只有一條?。┳志€對應的存儲單元的各位數(shù)碼經(jīng)位線輸出現(xiàn)在是12頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROM圖6-2是一個4×4位的NMOS固定ROM。圖6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存儲矩陣輸出電路地址譯碼字線位線第6章半導體存儲器現(xiàn)在是13頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROMD3D2D1D0W3W2W1W0圖6-3ROM的點陣圖表6-1ROM中的信息表

地址

內容A1

A0D3D2D1D0000110110101101101011100存儲矩陣的輸出和輸入是或的關系，這種存儲矩陣是或矩陣。地址譯碼器的輸出和輸入是與的關系，因此ROM是一個多輸入變量（地址）和多輸出變量（數(shù)據(jù)）的與或邏輯陣列。第6章半導體存儲器現(xiàn)在是14頁\一共有53頁\編輯于星期日6.2.1固定只讀存儲器ROMD3D2D1D0W3W2W1W0圖6-3ROM的點陣圖表6-1ROM中的信息表

地址

內容A1

A0D3D2D1D0000110110101101101011100位線與字線之間邏輯關系為：

D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W3第6章半導體存儲器本知識點小結現(xiàn)在是15頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)在出廠時存儲全部為“1”或“0”，用戶可根據(jù)需要將某些單元改寫為“0”或“1”，然而只能改寫一次。PROM和ROM的區(qū)別：ROM由廠家編程，PROM由用戶編程。第6章半導體存儲器現(xiàn)在是16頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)圖6-4為一種PROM的結構圖，存儲矩陣的存儲單元由雙極型三極管和熔斷絲組成。存儲容量為32×8位，存儲矩陣是32行×8列；第6章半導體存儲器現(xiàn)在是17頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)出廠時每個發(fā)射極的熔斷絲都是連通的，這種電路存儲內容全部為0。第6章半導體存儲器現(xiàn)在是18頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)如果想使某單元改寫為1，需要使熔斷絲通過大電流，使它燒斷。一經(jīng)燒斷，再不能恢復。第6章半導體存儲器現(xiàn)在是19頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)在寫入時，VCC接+12V電源。寫入1時，該數(shù)據(jù)線為1，T2導通，選中單元的熔斷絲燒斷；若輸入數(shù)據(jù)為0，對應的T2管不導通，熔斷絲仍為連通狀態(tài)，存儲的0信息不變。第6章半導體存儲器現(xiàn)在是20頁\一共有53頁\編輯于星期日6.2.2可編程只讀存儲器(PROM)讀出時，VCC接+5V電源。低于穩(wěn)壓管的擊穿電壓，T2管截止。如被選中的某位熔斷絲是連通的，T1管導通，輸出為0；

如果熔斷絲是斷開的，T1截止，讀出1信號。第6章半導體存儲器本知識點小結現(xiàn)在是21頁\一共有53頁\編輯于星期日6.2.3可擦可編程只讀存儲器EPROM的存儲內容可以改變；EPROM所存內容的擦去需要專門的擦抹器。EPROM所存內容的改寫，需要專門的編程器實現(xiàn)。在工作時，只能讀出。第6章半導體存儲器現(xiàn)在是22頁\一共有53頁\編輯于星期日6.2.3可擦可編程只讀存儲器可擦除可編程存儲器又可以分為：光可擦除可編程存儲器UVEPROM電可擦除可編程存儲器E2PROM電可擦除快閃存儲器(FlashMemory)等。第6章半導體存儲器現(xiàn)在是23頁\一共有53頁\編輯于星期日☆電擦除，一般芯片內部帶有升壓電路，可以直接讀寫E2PROM，☆擦除時間較短，可對單個存儲單元擦除。☆讀出：5V；擦除：20V；寫入：20V。EPROM：光擦除可編程ROM（UVEPROM）E2PROM：電擦除可編程ROMFLASHROM：電擦除可編程ROM☆紫外線照射擦除，時間長20～30分鐘☆整片擦除☆寫入一般需要專門的工具☆結合EPROM和E2PROM的特點，構成的電路形式簡單，集成度高，可靠性好?！畈脸龝r間短(ms級)，整片擦除、或分塊擦除。☆讀出：5V；寫入：12V；擦除：12V(整塊擦除)第6章半導體存儲器現(xiàn)在是24頁\一共有53頁\編輯于星期日

1．光可擦除可編程存儲器EPROM光可擦除可編程存儲器EPROM是采用浮柵技術生產(chǎn)的可編程存儲器?？傮w結構與PROM一樣，不同之處在于存儲單元。它的存儲單元多采用N溝道疊柵MOS管。第6章半導體存儲器現(xiàn)在是25頁\一共有53頁\編輯于星期日圖6-5疊柵MOS管的結構和符號控制柵浮置柵原理：①浮置柵若沒有注入負電荷，正常高電平導通，狀態(tài)0。②浮置柵若注入了負電荷，正常高電平不導通，狀態(tài)1。③D-S間加高電壓（20V-25V）時發(fā)生雪崩擊穿；若同時Gc加高壓脈沖（25V）浮置柵俘獲電荷，相當于寫入1。④在紫外線的照射下，浮置柵上的電荷放掉，恢復為0。第6章半導體存儲器現(xiàn)在是26頁\一共有53頁\編輯于星期日EPROM舉例——2764現(xiàn)在是27頁\一共有53頁\編輯于星期日2、E2PROM第6章半導體存儲器特點：用電氣方法在線擦除和編程的只讀存儲器。存儲單元采用浮柵隧道氧化層MOS管。寫入的數(shù)據(jù)在常溫下可以保存十年以上，擦除/寫入次數(shù)為1萬次～10萬次。因擦除改寫時間較長，一般作為只讀存儲器用?，F(xiàn)在是28頁\一共有53頁\編輯于星期日圖6-6浮柵隧道氧化層MOS管結構及符號氧化層極薄的隧道區(qū)，存在電容。2、E2PROM第6章半導體存儲器當GC與D之間加高壓時(可正可負)，薄氧化層被擊穿，形成導電隧道，漏區(qū)電子可以到達浮柵(GCD間加正電壓)，浮柵電子也可以到達漏區(qū)(GCD間負電壓)，因此寫入和擦除都可以通過電信號來實現(xiàn)。現(xiàn)在是29頁\一共有53頁\編輯于星期日圖6-7存儲單元根據(jù)浮置柵上是否有電荷來區(qū)分1和0。2、E2PROM第6章半導體存儲器現(xiàn)在是30頁\一共有53頁\編輯于星期日3．快閃存儲器(FlashMemory)采用與EPROM中的疊柵MOS管相似的結構，同時保留了E2PROM用隧道效應擦除的快捷特性。理論上屬于ROM型存儲器；功能上相當于RAM。

擦除和改寫電壓較E2PROM小，且擦除時間短。集成度高、容量大、成本高、使用方便，應用廣泛。第6章半導體存儲器現(xiàn)在是31頁\一共有53頁\編輯于星期日圖6-8快閃存儲器中的MOS管及單元電路（a）（b）3．快閃存儲器(FlashMemory)浮柵與源區(qū)的重疊部分面積極小，形成隧道區(qū)的電容也很小，所以，當控制柵和源極之間加電壓時，大部分電壓將降落在浮柵與源極之間的電容上。第6章半導體存儲器現(xiàn)在是32頁\一共有53頁\編輯于星期日第6章半導體存儲器用ROM實現(xiàn)組合邏輯觀察數(shù)據(jù)表，可發(fā)現(xiàn)此表與真值表相似。地址相當于輸入，數(shù)據(jù)相當于輸出；且表中列出了輸入變量的所有組合方式。

000101011011100110111100A1A0D3D2D1D0輸入輸出現(xiàn)在是33頁\一共有53頁\編輯于星期日例6-1試用ROM設計一個能實現(xiàn)函數(shù)y=x2的運算表電路，x的取值范圍為0~15的正整數(shù)。解：因為自變量x的取值范圍為0~15的正整數(shù)，所以用4位二進制數(shù)表示，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二進制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據(jù)y=x2的關系可列出Y7、

Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間的關系如表6-2所示。第6章半導體存儲器現(xiàn)在是34頁\一共有53頁\編輯于星期日例6-10149162536496481100121144169196225十進制數(shù)注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0輸出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0輸入第6章半導體存儲器現(xiàn)在是35頁\一共有53頁\編輯于星期日例6-1第6章半導體存儲器現(xiàn)在是36頁\一共有53頁\編輯于星期日6.3隨機存取存儲器隨機存取存儲器（RAM）是可以從任意選定的單元讀出數(shù)據(jù)，或將數(shù)據(jù)寫入任意選定的存儲單元。RAM分為靜態(tài)RAM和動態(tài)RAM；靜態(tài)RAM又分為雙極型和MOS型。第6章半導體存儲器現(xiàn)在是37頁\一共有53頁\編輯于星期日6.3隨機存取存儲器RAM結構框圖第6章半導體存儲器輸入：地址輸入、控制輸入、數(shù)據(jù)輸入輸出：數(shù)據(jù)輸出現(xiàn)在是38頁\一共有53頁\編輯于星期日集成RAM簡介Intel公司的MOS型靜態(tài)2114（1024×4位）的結構圖。行地址譯碼器64×64

存儲矩陣I/O電路列地址譯碼器………………讀寫控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3執(zhí)行寫操作執(zhí)行讀操作第6章半導體存儲器現(xiàn)在是39頁\一共有53頁\編輯于星期日第6章半導體存儲器1.靜態(tài)RAM存儲單元

設T1導通、T2截止，則Q=0，Q=1且由反饋線互相維持狀態(tài)數(shù)據(jù)存于Q、Q處T1截止、T2導通，則Q=1，Q=0且由反饋線互相維持狀態(tài)T1、T2交叉反饋連接構成觸發(fā)器現(xiàn)在是40頁\一共有53頁\編輯于星期日0V1.4V1.4V字線發(fā)射極有電流流出位線發(fā)射極無電流存儲單元與位線隔離字線接0V，位線接1.4V以Q=1，Q=0為例T2導通，T1截止，電流經(jīng)T2發(fā)射極(字線)流出①存儲狀態(tài)（保持狀態(tài)，不讀不寫時）

第6章半導體存儲器現(xiàn)在是41頁\一共有53頁\編輯于星期日②讀操作3V1.4V1.4V字線無電流流出電流經(jīng)讀出放大器放大，變成高低電平電壓信號字線接3V，位線接1.4V若Q=1，Q=0，則T2導通，T1截止，位線D有電流流出若Q=0，Q=1，則T1導通，T2截止，位線D有電流流出第6章半導體存儲器現(xiàn)在是42頁\一共有53頁\編輯于星期日③寫操作3V“1”“0”“1”“0”以寫1為例0V1.4V1.4V10字線接3V，位線D接1，D接0寫入脈沖過后觸發(fā)器維持狀態(tài)不變，T2導通，T1截止，電流從字線流出T2導通，T1截止，觸發(fā)器置1，Q=1第6章半導體存儲器現(xiàn)在是43頁\一共有53頁\編輯于星期日2.動態(tài)RAM存儲單元靜態(tài)RAM的缺點：管子多，功耗大，集成度低

優(yōu)點：速度快，使用方便（不用刷新）動態(tài)RAM利用MOS管柵極電容的電荷存儲效應存儲信息，需要定期給電容補充電荷，即刷新。動態(tài)MOS存儲單元電路主要是三管和單管結構。以三管電路為例介紹第6章半導體存儲器現(xiàn)在是44頁\一共有53頁\編輯于星期日三管動態(tài)MOS存儲單元如圖所示。T2為存儲管，T3為讀門控管，T1為寫門控管T4為同一列公用的預充電管。數(shù)碼以電荷的形式存儲在T2管的柵極電容C中，C上的電壓控制T2管的狀態(tài)。VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動態(tài)MOS存儲單元VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動態(tài)第6章半導體存儲器2.動態(tài)RAM存儲單元現(xiàn)在是45頁\一共有53頁\編輯于星期日讀出數(shù)據(jù)：輸入預充電脈沖，T4通，CD充電到VDD，讀數(shù)據(jù)線置1。當讀選擇線置1時若C上原來有電荷，T2、T3通，CD放電，讀數(shù)據(jù)線為0，反碼輸出。若C上沒電荷，T2止，CD無放電回路，讀數(shù)據(jù)線為1。經(jīng)讀放大器放大并反相后輸出即為讀出數(shù)據(jù)。VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動態(tài)MOS存儲單元VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線圖6-12三管動態(tài)MOS存儲單元第6章半導體存儲器2.動態(tài)RAM存儲單元現(xiàn)在是46頁\一共有53頁\編輯于星期日寫入數(shù)據(jù)：令寫選擇線為高電平，T1導通；當寫入1時，數(shù)據(jù)線為高電平，通過T1對C充電，1信號便存到C上。VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線第6章半導體存儲器2.動態(tài)RAM存儲單元現(xiàn)在是47頁\一共有53頁\編輯于星期日三管電路的讀、寫選擇線和數(shù)據(jù)線是分開的，刷新操作需要通過外圍電路控制，所以電路比較復雜，存儲單元與外圍電路的連線也較多。第6章半導體存儲器VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)據(jù)線T1CDC寫選擇線VDDT4預充T3讀選擇線T2讀數(shù)據(jù)線寫數(shù)