《Xilinx FPGA高級設(shè)計(jì)及應(yīng)用》讀書筆記思維導(dǎo)圖

思維導(dǎo)圖PPT模板《XilinxFPGA高級設(shè)計(jì)及應(yīng)用》最新版讀書筆記，下載可以直接修改設(shè)計(jì)第章方法傳輸應(yīng)用可靠性系統(tǒng)配置思想附錄實(shí)例高速數(shù)據(jù)問題文件原理可編程結(jié)構(gòu)流程分區(qū)本書關(guān)鍵字分析思維導(dǎo)圖01第1章概述第3章高速數(shù)據(jù)傳輸設(shè)計(jì)第5章空間應(yīng)用可靠性設(shè)計(jì)第2章FPGA設(shè)計(jì)思想第4章XilinxFPGA高級配置管...第6章分區(qū)設(shè)計(jì)目錄030502040607第7章高效驗(yàn)證（TestBench）設(shè)...附錄A類型轉(zhuǎn)換第8章綜合實(shí)例——數(shù)字DBF系統(tǒng)附錄B文件操作目錄0908010011附錄C常用元件的規(guī)范化設(shè)計(jì)示例參考文獻(xiàn)附錄DFPGA設(shè)計(jì)流程目錄013012內(nèi)容摘要本書用簡潔的語言向讀者展示了FPGA高質(zhì)量和可靠性設(shè)計(jì)中必須掌握的概念、思想和設(shè)計(jì)方法，如FPGA設(shè)計(jì)思想、高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)、高級配置管理、空間應(yīng)用可靠性設(shè)計(jì)、分區(qū)設(shè)計(jì)和高效測試系統(tǒng)設(shè)計(jì)等。本書來源于工程實(shí)際，選取的專題都是實(shí)際工程開發(fā)中必須面對、難度很高的問題。作者結(jié)合多年的工作經(jīng)驗(yàn)編寫了本書，書中深入剖析了其實(shí)現(xiàn)原理和技術(shù)細(xì)節(jié)，并提供了使用方法和實(shí)例。第1章概述1.1可編程邏輯器件與PLD開發(fā)工具1.2FPGA工作原理與開發(fā)流程1.3可編程技術(shù)1.4FPGA芯片結(jié)構(gòu)1.5Xilinx公司FPGA介紹12345第1章概述第2章FPGA設(shè)計(jì)思想2.1可綜合設(shè)計(jì)思想2.2面積與速度互換思想2.3時(shí)鐘設(shè)計(jì)思想2.4同步設(shè)計(jì)思想第2章FPGA設(shè)計(jì)思想2.5延時(shí)電路設(shè)計(jì)思想2.6復(fù)位電路設(shè)計(jì)思想2.7抗干擾設(shè)計(jì)思想2.8可靠性設(shè)計(jì)檢查單第2章FPGA設(shè)計(jì)思想第3章高速數(shù)據(jù)傳輸設(shè)計(jì)3.1概述3.2高速數(shù)據(jù)傳輸中的同步技術(shù)3.3FPGA對同步技術(shù)的支持3.4應(yīng)用實(shí)例——基于SERDES的多...第3章高速數(shù)據(jù)傳輸設(shè)計(jì)3.5基于RocketIO的高速數(shù)據(jù)傳...3.7LVDS應(yīng)用設(shè)計(jì)3.6高速數(shù)據(jù)通信的加固設(shè)計(jì)第3章高速數(shù)據(jù)傳輸設(shè)計(jì)第4章XilinxFPGA高級配置管...4.1配置模式4.2配置電路4.3FPGA配置過程4.4配置命令分析第4章XilinxFPGA高級配置管...4.5配置內(nèi)存回讀4.6配置內(nèi)存重構(gòu)（刷新）4.7SelectMAP接口下重配置實(shí)...4.8配置數(shù)據(jù)文件格式分析第4章XilinxFPGA高級配置管...第5章空間應(yīng)用可靠性設(shè)計(jì)5.1集成電路單粒子效應(yīng)的機(jī)理5.2單粒子翻轉(zhuǎn)故障模式5.3SRAM型FPGA單粒子問題的緩...5.4三模冗余設(shè)計(jì)方法介紹第5章空間應(yīng)用可靠性設(shè)計(jì)5.5Half-Latch處理5.7配置、刷新一體化方法5.6異步FIFO處理第5章空間應(yīng)用可靠性設(shè)計(jì)第6章分區(qū)設(shè)計(jì)6.1為什么使用分區(qū)設(shè)計(jì)6.2分區(qū)與SmartGuide6.3如何使用分區(qū)6.4用Synplify8.8.1...6.5分區(qū)保留級別6.6分區(qū)保留010302040506第6章分區(qū)設(shè)計(jì)6.7對分區(qū)進(jìn)行布局規(guī)劃6.9結(jié)論6.8刪除分區(qū)第6章分區(qū)設(shè)計(jì)第7章高效驗(yàn)證（TestBench）設(shè)...7.1為什么要進(jìn)行仿真驗(yàn)證7.2仿真驗(yàn)證程序設(shè)計(jì)7.3使用TestBench對設(shè)計(jì)進(jìn)...7.4雙向總線信號仿真7.5基于TEXTIO的交互式仿真7.6幾種常用的FPGA系數(shù)表文件產(chǎn)生...010302040506第7章高效驗(yàn)證（TestBench）設(shè)...第8章綜合實(shí)例——數(shù)字DBF系統(tǒng)8.1系統(tǒng)實(shí)現(xiàn)結(jié)構(gòu)8.2數(shù)字下變頻（DDC）8.3數(shù)據(jù)傳輸模塊8.4波束形成的實(shí)現(xiàn)第8章綜合實(shí)例——數(shù)字DBF系統(tǒng)附錄A類型轉(zhuǎn)換A.1利用IEEENUMERICS...A.2利用IEEESTDLOGIC...A.3利用IEEESTDLOGIC...A.4利用IEEESTDLOGIC...A.5利用IEEESTDLOGIC...A.6類型轉(zhuǎn)換應(yīng)用示例010302040506附錄A類型轉(zhuǎn)換附錄B文件操作附錄C常用元件的規(guī)范化設(shè)計(jì)示例C.1同步復(fù)位設(shè)計(jì)C.2異步復(fù)位設(shè)計(jì)C.3雙向總線設(shè)計(jì)C.4計(jì)數(shù)器設(shè)計(jì)C.5寄存器輸出編碼器和譯碼器設(shè)計(jì)C.6D觸發(fā)器設(shè)計(jì)010302040506附錄C常用元件的規(guī)范化設(shè)計(jì)示例C.7T觸發(fā)器設(shè)計(jì)C.8邏輯移位寄存器設(shè)計(jì)C.9多路選擇器設(shè)計(jì)C.10雙口RAM設(shè)計(jì)C.12ROM設(shè)