《計算機組成原理》武漢大學2023級期末考試試題答案

本文格式為Word版，下載可任意編輯——《計算機組成原理》武漢大學2023級期末考試試題答案武漢大學計算機學院

2023-2023學年第一學期2023級《計算機組成原理》

期末考試試題A類B卷（閉卷）

學號_____________班級_________姓名_____________成績________

一、單項選擇題（每題2分，共30分）

1.馮·諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是：A.指令操作碼的譯碼結(jié)果B．指令和數(shù)據(jù)的尋址方式

C.指令周期的不同階段D．指令和數(shù)據(jù)所在的存儲單元

2.浮點數(shù)加減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位(均含2位符號位)。若有兩個數(shù)X=27×29/32，Y=25×5/8，則浮點加法計算X+Y的最終結(jié)果是：

A．001111100010B．001110100010C．010000010001D.發(fā)生溢出

3.十進制數(shù)5的單精度浮點數(shù)IEEE754代碼為:

A.01100000101000000000000000000000B.01000000101000000000000000000000C.11000000101000000000000000000000D.11000000101100000000000000000000

4．某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式，每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到Cache的組號是：

A．0B．2C．4D．6

5．某計算機主存容量為64KB．其中ROM區(qū)為4KB．其余為RAM區(qū)，按字節(jié)編址；現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是：

A．1、15B．2、15C．1、30D.2、30

6．有一個lK×l的DRAM芯片，芯片內(nèi)是32×32結(jié)構(gòu)，采用分散刷新方式，假使刷新間隔不超過2ms，刷新信號的周期是。

A．62．5usB．6．25usC．0．625usD．2ms

7．某機器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成，第一字節(jié)為操作碼字段，其次字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的目標地址是：A．2023HB.2023HC．2023HD.2023H

第1頁共10頁

8.以下關(guān)于RISC的表達中，錯誤的是

A.RISC普遍采用微程序控制器B.RISC大多數(shù)指令在一個時鐘周期內(nèi)完C.RISC的內(nèi)部通用寄放器數(shù)量相對CISC多

D.RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少

9.某計算機的指令流水線由四個功能段組我。指令流經(jīng)各功能段的時間(忽略各功能段之間的緩存時間)分別是90ns、80ns、70ns和60ns．則該計算機的CPU時鐘周期至少是：

A.90nsB.80nsC．70nsD．60ns

10.相對于微程序控制器，硬布線控制器的特點是：A．指令執(zhí)行速度慢，指令功能的修改和擴展簡單B．指令執(zhí)行速度慢，指令功能的修改和擴展難C．指令執(zhí)行速度快，指令功能的修改和擴展簡單D．指令執(zhí)行速度快，指令功能的修改和擴展難

11.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息．一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHZ，則總線帶寬是：

A．10MB/SB.20MB/SC．10MB/SD．80MB/S

12．假設(shè)某計算機的存儲系統(tǒng)由出Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失50次，則Cache的命中率是：

A．5%B.9.5%C．50%D．95%

13．一個分段存儲管理系統(tǒng)中，地址長度為32位．其中段號8位，則最大段長是A．28字節(jié)B．218字節(jié)C．224字節(jié)D.232字節(jié)

14．分區(qū)分派內(nèi)存管理方式的主要保護措施是：

A．界地址保護B．程序代碼保護C．數(shù)據(jù)保護D.棧保護

15．以下選項中能引起外部中斷的事件是：

A．鍵盤輸入B．除數(shù)為0C．浮點運算下溢D．訪存缺頁二、（16分）

（1）在恢復余數(shù)法中，若第i次求商的余數(shù)為Ri,下一次求商的余數(shù)為Ri+1,證明不恢復余數(shù)法中加減交替法運算規(guī)則的正確性。

（2）已知接收到的海明碼為01001l1(偶校驗)，問有沒有錯誤？傳送的信息是什么？

三、（12分）某半導體存儲器容量為15KB，其中固化區(qū)8KB，可選EPROM芯片為4K×8位；隨機讀寫區(qū)7KB，可選SRAM芯片有：4K×4位、2K×4位、IK×4位。地址總線A15～A0，雙向數(shù)據(jù)總線D7～D0，R/W為讀／寫控制信號，MREQ為低電平日允許存儲器工作信號。設(shè)計并畫出該存儲器規(guī)律圖。

第2頁共10頁

四、(15分)請求分頁管理系統(tǒng)中，假設(shè)某程序的頁表內(nèi)容如下表所示．

虛頁號012主存實頁面號101H254H有效位101

頁面大小為4KB，一次內(nèi)存的訪問時間是l00ns．一次快表(TLB)的訪問時間是10ns，處理一次缺頁的平均時間為108ns(已含更新TLB和頁表的時間)，設(shè)內(nèi)存只為該程序分派頁表中的2個頁面，采用最近最少使用置換算法(LRU)。假設(shè)①TLB初始為空;②地址轉(zhuǎn)換時先訪問TLB，若TLB未命中，再訪問頁表；同時將該頁面放入TLB;③有效位為0表示頁面不在內(nèi)存，產(chǎn)生缺頁中斷，調(diào)入該頁面或置換頁表中頁面后合成物理地址后訪存。設(shè)有虛地址訪問序列2362H、1565H、25A5H．請問：依次訪問上述三個虛地址，各需多少時間?物理地址分別是多少?給出過程。五、（15分）某計算機字長16位，采用16位定長指令字結(jié)構(gòu)，部分數(shù)據(jù)通路結(jié)構(gòu)如下圖，所有控制信號為l時表示有效，為0表示無效，例如控制信號MDRinE為1表示允許數(shù)據(jù)從DB打入MDR，MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)，加法指令ADDR0，（R1）的功能為(R0)+((R1))→(R1)，即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元中的數(shù)據(jù)相加，并將結(jié)果送入Rl的內(nèi)容所指主存單元中保存。寫出其指令操作流程圖并分解為微操作序列。

六．(12分)某計算機的CPU主頻為500MHZ，CPI為5（即執(zhí)行每條指令平均需5個時鐘周期)。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/S，采用中斷方式與主機進行數(shù)據(jù)傳送，以32位為傳輸單位．對應(yīng)的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開銷相當于2條指令的執(zhí)行時間。請回復以下問題，要求給出計算過程。

(1)在中斷方式下，CPU用于該外設(shè)I/O的時間占整個CPU時間的百分比是多少?

（2)當該外設(shè)的數(shù)據(jù)傳輸率達到5MB/S時，改用DMA方式傳送數(shù)據(jù)。假設(shè)每次DMA傳送大小為5000B．且DMA預處理和后處理的總開銷為500個時鐘周期，則CPU用于該外設(shè)I/O的時間整個CPU時間的百分比是多少?(假設(shè)DMA與CPU之間沒有訪存沖突)。

第3頁共10頁

參考答案

一、單項選擇題（每題2分，共30分）

1、C2、D3、B4、C5、D6、A7、C8、A9、A10、D11、B12、D13、C14、A15、A二、（16分）

（1）在恢復余數(shù)法中，若第i次求商的余數(shù)為Ri,下一次求商的余數(shù)為Ri+1,證明不恢復余數(shù)法中加減交替法運算規(guī)則的正確性。

證明：在恢復余數(shù)法中：

當余數(shù)為負時，商上0，恢復余數(shù),左移一位，再減去除數(shù)，即：若Ri0Ri+1=2Ri-Y;

所以加減交替法的原碼除法運算的規(guī)則是：當余數(shù)為負時，商上0，余數(shù)左移一位，再加上除數(shù)；當余數(shù)為正時，商上1，余數(shù)左移一位，再減去除數(shù)。（2）已知接收到的海明碼為01001l1(偶校驗)，問有沒有錯誤？傳送的信息是什么？解：糾錯過程如下：

第一組其次組第三組D30√√√D21√√D10√√P30√D01√√P21√P11√S1=1⊕3⊕5⊕7=0S2=2⊕3⊕6⊕7=1S3=4⊕5⊕6⊕7=1

所以S3S2S1=110，第6位出錯，可改正為0000111，故欲傳送的信息為0001。

三、（12分）

解：該存儲器的地址分派如下：

4K×8EPROM0000H～0FFFH4K×8EPROM0100H～1FFFH4K×4RAM(2片)2000H～2FFFH2K×4RAM(2片)3000H～37FFH1K×4RAM(2片)3800H～3BFFH

存儲器規(guī)律圖如下圖。

第4頁共10頁

四、（15分）解：

2bits7bits7bits00①OP地址碼1地址碼2操作碼01總共三條105bits4bits7bits11000②OP寄放器索引位移量操作碼總共六條111018bits4bits4bits11110000③OP寄放器索引1寄放器索引2操作碼總共8條111101119bits7bits111110000④OP地址碼操作碼總共12條1