計(jì)數(shù)器鎖存器

計(jì)數(shù)器鎖存器第一頁(yè)，共十一頁(yè)，2022年，8月28日目錄10位同步加計(jì)數(shù)器16位同步加計(jì)數(shù)器1210位同步可逆計(jì)數(shù)器3常見鎖存器4第二頁(yè)，共十一頁(yè)，2022年，8月28日一、74LS160（10進(jìn)制同步加法計(jì)數(shù)器）D0~D3：并行數(shù)據(jù)輸入端Q0~Q3：數(shù)據(jù)輸出端EP、ET：計(jì)數(shù)控制端C：進(jìn)位輸出端CP：時(shí)鐘輸入端：異步清除輸入端：同步并行置入控制端加法計(jì)數(shù)器:在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。第三頁(yè)，共十一頁(yè)，2022年，8月28日

74LS160的功能表輸入輸出

EPET

CP

D0

D1

D2

D3Q0

Q1

Q2

Q30×

×

×

×

×

×

×

×10××

↑

d0

d1

d2

d31111

↑

×

×

×

×110

×

×

×

×

×

×11×0

×

×

×

×

×0000d0

d1

d2

d3

計(jì)數(shù)保持保持第四頁(yè)，共十一頁(yè)，2022年，8月28日74LS160

集成計(jì)數(shù)器的應(yīng)用舉例——反饋法例1：反饋置0法+Vcc0→1→2→3→4→50000→0001→0010→0011→0100→01010→1→2→3→4→50000→0001→0010→0011→0100→0101?6·0110例2：直接清0法由此可見，N進(jìn)制計(jì)數(shù)器可以利用在（N-1）時(shí)將變?yōu)?的方法構(gòu)成，這種方法稱為反饋置0法。當(dāng)計(jì)數(shù)器計(jì)到6時(shí)（狀態(tài)6出現(xiàn)時(shí)間極短），Q2和Q1均為1，使為0，計(jì)數(shù)器立即被強(qiáng)迫回到0狀態(tài)，開始新的循環(huán)。第五頁(yè)，共十一頁(yè)，2022年，8月28日二、同步二進(jìn)制計(jì)數(shù)器——74LS161集成計(jì)數(shù)器

（2）74LS161功能表輸入輸出

ETEPCP

D0

D1

D2

D3Q0

Q1

Q2

Q30××××××××10××↑d0

d1

d2

d31111↑××××110××××××11×0×××××0000d0

d1

d2

d3計(jì)數(shù)保持保持（1）各引腳功能符號(hào)的意義：D0~D3：并行數(shù)據(jù)預(yù)置輸入端Q0~Q3：數(shù)據(jù)輸出端ET、EP：計(jì)數(shù)控制端CP：時(shí)鐘脈沖輸入端（↑）C：進(jìn)位端：異步清除控制端（低電平有效）：置數(shù)控制端（低電平有效）第六頁(yè)，共十一頁(yè)，2022年，8月28日三、同步十進(jìn)制計(jì)數(shù)器——74LS192集可逆計(jì)數(shù)器

輸入輸出

RD

CU

CD

D0

D1

D2

D3Q0

Q1

Q2

Q30

0××d0

d1

d2d3

10

↑

1

××××101

↑××××101

1×××××1

×

×

××××d0

d1

d2

d3加計(jì)數(shù)減計(jì)數(shù)保持0000▲74LS192功能表各引腳功能符號(hào)的意義：D0~D3：并行數(shù)據(jù)輸入端Q0~Q3：數(shù)據(jù)輸出端CU：加法計(jì)數(shù)脈沖輸入端CD：減法計(jì)數(shù)脈沖輸入端RD

：異步置0端（高電平有效）：置數(shù)控制端（低電平有效）

：加法計(jì)數(shù)時(shí)，進(jìn)位輸出端（低電平有效）

：減法計(jì)數(shù)時(shí)，借位輸出端（低電平有效）第七頁(yè)，共十一頁(yè)，2022年，8月28日鎖存器74HC573理論知識(shí)第八頁(yè)，共十一頁(yè)，2022年，8月28日

74HC573功能表第九頁(yè)，共十一頁(yè)，2022年，8月28日74HC573應(yīng)用第十頁(yè)，共十一頁(yè)，