串行通信電路的設(shè)計(jì)資料

串行通信電路的設(shè)計(jì)1串行通信電路1.1設(shè)計(jì)目的（1）掌握串行通信電路的構(gòu)成、原理與設(shè)計(jì)方法；（2）熟悉QuartusII的仿真方法。1.2基本要求（1）發(fā)方實(shí)現(xiàn)8bit碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實(shí)現(xiàn)串并轉(zhuǎn)換后輸出；（2）并行輸出端的8bit寄存器；（3）收方數(shù)據(jù)是否已準(zhǔn)備好指示輸出端。1.3發(fā)揮部分（1）加密通信；（2）串行發(fā)/收端口FIFO緩存；（3）發(fā)/收方奇偶校驗(yàn)位生成/檢測；（4）其他。2設(shè)計(jì)過程及論文的基本要求2.1設(shè)計(jì)過程的基本要求：（1）基本部分必須完成，發(fā)揮部分可以在已給的范圍或自己尋找資料的范圍內(nèi)任選；（2）符合要求的設(shè)計(jì)報(bào)告一份，其中包括邏輯電路圖、實(shí)際接線圖各一份；（3）設(shè)計(jì)題目必須仿真通過，設(shè)計(jì)過程的資料草稿上交；（4）成績的組成：考勤、每天任務(wù)的完成工作量、答辯情況、報(bào)告；2.2課程設(shè)計(jì)論文的基本要求：（1）藍(lán)黑色或黑色鋼筆或碳素筆書寫，不允許用圓珠筆。項(xiàng)目齊全、字跡工整，有條件的可以打印。（2）裝訂順序：封面、任務(wù)書、成績評定表、中文摘要、關(guān)鍵詞、目錄、正文（正文的具體要求按老師講課要求）、總結(jié)及致謝、參考文獻(xiàn)、附錄（邏輯電路圖與實(shí)際接線圖）。中文摘要串行通信電路是為了實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)姆奖愣O(shè)計(jì)的一種電路，將八位數(shù)據(jù)通過八位加法器使要傳送的數(shù)據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計(jì)數(shù)器組成的時鐘電路實(shí)現(xiàn)的，并且此時鐘電路不斷的對輸入數(shù)據(jù)進(jìn)行加法運(yùn)算，實(shí)現(xiàn)數(shù)據(jù)的加密計(jì)算。并行變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過74151實(shí)現(xiàn)數(shù)據(jù)的串行傳送，從而實(shí)現(xiàn)電路的功能。串行數(shù)據(jù)變并行數(shù)據(jù)，將串行數(shù)據(jù)送到移位寄存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當(dāng)移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準(zhǔn)備。解密電路是利用時鐘電路和加法器。不過，是將加法器的CIN端置高電平，實(shí)現(xiàn)的是減法運(yùn)算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實(shí)現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的CP脈沖一定要和加密時鐘脈沖的CP脈沖一致，才能確保電路的正確性。數(shù)據(jù)輸出電路的設(shè)計(jì)是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實(shí)現(xiàn)數(shù)據(jù)的輸出。數(shù)字電子技術(shù)的迅速發(fā)展，為人們的文化、物質(zhì)生活提供了優(yōu)越的條件，空調(diào)、電子計(jì)算機(jī)等，都是典型的技術(shù)應(yīng)用實(shí)例。計(jì)算機(jī)的普及，為大學(xué)生提供很好的學(xué)習(xí)平臺。經(jīng)過對數(shù)字電子技術(shù)基礎(chǔ)一學(xué)期的學(xué)習(xí)，掌握了一些理論上的知識。而課程設(shè)計(jì)正好幫我們好好的整理和實(shí)踐了這些知識。目錄課程設(shè)計(jì)任務(wù)書 I數(shù)字電子技術(shù)課程設(shè)計(jì)成績評定表 III中文摘要 IV1設(shè)計(jì)任務(wù)描述 11.1設(shè)計(jì)題目：串行通信電路 11.2設(shè)計(jì)要求： 11.2.1設(shè)計(jì)目的： 11.2.2基本要求： 11.2.3發(fā)揮部分： 12設(shè)計(jì)思路 23設(shè)計(jì)方框圖 34各部分電路設(shè)計(jì)及調(diào)試 44.1并行數(shù)據(jù)加密 44.2加密數(shù)據(jù)并行變串行模塊 44.3串行變并行電路設(shè)計(jì) 54.4解密電路 64.5數(shù)據(jù)輸出電路 75串行通信電路過程分析 85.1串行通信電路的總電路圖 85.2電路圖的工作過程分析 85.2.1并行數(shù)據(jù)加密工作過程分析 85.2.2數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析 95.2.3串行變并行電路的工作過程分析 95.2.4解密電路電路的工作過程分析 105.25輸出電路的工作過程分析 106元器件清單 127主要元器件介紹 13小結(jié) 16致謝 17參考文獻(xiàn) 18附錄A串行通信總電路 191設(shè)計(jì)任務(wù)描述1.1設(shè)計(jì)題目：串行通信電路1.2設(shè)計(jì)要求：1.2.1設(shè)計(jì)目的：（1）掌握串行通信電路的構(gòu)成、原理與設(shè)計(jì)方法；（2）熟悉QuartusII的仿真方法。1.2.2基本要求：（1）發(fā)方實(shí)現(xiàn)8bit碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實(shí)現(xiàn)串并轉(zhuǎn)換后輸出（2）并行輸出端的8bit寄存器；（3）收方數(shù)據(jù)是否已準(zhǔn)備好指示輸出端。1.2.3發(fā)揮部分：（1）加密通信。2設(shè)計(jì)思路根據(jù)此次課程設(shè)計(jì)的目的，串行通信電路是將8bit的并行數(shù)據(jù)通過加密等過程，進(jìn)行串行輸送，在進(jìn)行解碼和串行數(shù)據(jù)變并行數(shù)據(jù)，最后輸出。我的設(shè)計(jì)思路就是：（1）加密模塊：將八位數(shù)據(jù)通過八位加法器使要傳送的數(shù)據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計(jì)數(shù)器組成的時鐘電路實(shí)現(xiàn)的，并且此時鐘電路不斷的對輸入數(shù)據(jù)進(jìn)行加法運(yùn)算，實(shí)現(xiàn)數(shù)據(jù)的加密計(jì)算。（2）并行變串行：并行變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過74151實(shí)現(xiàn)數(shù)據(jù)的串行傳送，從而實(shí)現(xiàn)電路的功能。（3）串行數(shù)據(jù)變并行數(shù)據(jù)的電路設(shè)計(jì)思路是，將串行數(shù)據(jù)送到移位寄存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當(dāng)移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準(zhǔn)備。（4）解密模塊：解密電路是利用時鐘電路和加法器。不過，是將加法器的CIN端置高電平，實(shí)現(xiàn)的是減法運(yùn)算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實(shí)現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的CP脈沖一定要和加密時鐘脈沖的CP脈沖一致，才能確保電路的正確性。（5）數(shù)據(jù)輸出電路的設(shè)計(jì)是將解密電路解密后的數(shù)據(jù)，送到寄存器中。控制寄存器的脈沖實(shí)現(xiàn)數(shù)據(jù)的輸出。以上為串行通信電路的設(shè)計(jì)思路。3設(shè)計(jì)方框圖數(shù)據(jù)輸入數(shù)據(jù)輸入加密電路加密電路加密加密后的并行數(shù)據(jù)數(shù)據(jù)選擇器數(shù)據(jù)選擇器加密的串行數(shù)據(jù)加密的串行數(shù)據(jù)數(shù)據(jù)分配器數(shù)據(jù)分配器并行數(shù)據(jù)并行數(shù)據(jù)解密電路解密電路輸出數(shù)據(jù)輸出數(shù)據(jù)4各部分電路設(shè)計(jì)及調(diào)試4.1并行數(shù)據(jù)加密數(shù)據(jù)加密模塊設(shè)計(jì)如圖4.1所示：圖4.1數(shù)據(jù)加密模塊設(shè)計(jì)電路數(shù)據(jù)加密模塊的設(shè)計(jì)思路是：利用八位加法器和兩片74161組成的多位計(jì)數(shù)器，不斷的在輸入數(shù)據(jù)上加數(shù)，進(jìn)而達(dá)到對輸入數(shù)據(jù)進(jìn)行加密的效果，使并行數(shù)據(jù)能夠加密后輸出。4.2加密數(shù)據(jù)并行變串行模塊并行變串行模塊設(shè)計(jì)如圖4.2所示：圖4.2并行變串行模塊設(shè)計(jì)電路并行變串行電路設(shè)計(jì)主要利用了74151數(shù)據(jù)分配器和74161計(jì)數(shù)器完成。數(shù)據(jù)分配器將八位加法器加密過的八位數(shù)據(jù)，依次分配，進(jìn)而達(dá)到串行傳輸?shù)哪康?。具體過程是將74161設(shè)置重置端，當(dāng)計(jì)數(shù)器計(jì)數(shù)到七的時候，重置端有效，將并行數(shù)據(jù)按DO,D1,D2,D3,D4,D5,D6,D7的順序串行從Y輸出。4.3串行變并行電路設(shè)計(jì)串行數(shù)據(jù)變并行數(shù)據(jù)的電路設(shè)計(jì)思路是，將串行數(shù)據(jù)送到移位寄存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好當(dāng)移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后面的解碼部分做準(zhǔn)備。串行變并行電路設(shè)計(jì)如圖4.3所示圖4.3串行變并行數(shù)據(jù)電路設(shè)計(jì)圖4.4解密電路解密電路如圖4.4所示圖4.4解密電路圖解密電路是利用時鐘電路和加法器。不過，是將加法器的CIN端置高電平，實(shí)現(xiàn)的是減法運(yùn)算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實(shí)現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的CP脈沖一定要和加密時鐘脈沖的CP脈沖一致，才能確保電路的正確性。4.5數(shù)據(jù)輸出電路數(shù)據(jù)輸出電路的設(shè)計(jì)是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實(shí)現(xiàn)數(shù)據(jù)的輸出。輸出電路的電路圖，如圖4.5所示。圖4.5數(shù)據(jù)輸出電路5串行通信電路過程分析5.1串行通信電路的總電路圖圖5.1串行通信電路總電路圖5.2電路圖的工作過程分析本次設(shè)計(jì)的電路是串行通信電路，該電路實(shí)現(xiàn)的是將八位數(shù)據(jù)變?yōu)榇袛?shù)據(jù)進(jìn)行傳輸，最后變回并行數(shù)據(jù)輸出。其中實(shí)現(xiàn)了時鐘加密通信。.5.2.1并行數(shù)據(jù)加密工作過程分析首先，輸入八位數(shù)據(jù)，假設(shè)為10101010，然后兩片74161組成的時鐘電路對輸入的八位數(shù)據(jù)進(jìn)行加密。仿真結(jié)果如下：圖5.2.1數(shù)據(jù)加密仿真結(jié)果此仿真結(jié)果是利用時鐘脈沖將八位的輸入數(shù)據(jù)加密后的數(shù)據(jù)結(jié)果。5.2.2數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析八位數(shù)據(jù)加密后由數(shù)據(jù)選擇器變換為串行的數(shù)據(jù)，此過程電路的仿真結(jié)果如下：圖5.2.2變換為串行數(shù)據(jù)電路仿真結(jié)果5.2.3串行變并行電路的工作過程分析這部分模塊可以說是整個電路的核心所在，此部分電路是將串行數(shù)據(jù)又變回了并行數(shù)據(jù)，此模塊實(shí)現(xiàn)的方法是利用移位寄存器的原理實(shí)現(xiàn)的，為后面的解密做好基礎(chǔ)。次模塊的仿真結(jié)果如下：圖5.2.3串行變并行數(shù)據(jù)輸出仿真圖5.2.4解密電路電路的工作過程分析解密電路是根據(jù)數(shù)據(jù)分配器輸出的八位數(shù)據(jù)分配器，時鐘電路和加法器組成的解密電路實(shí)現(xiàn)。此模塊的仿真結(jié)果如圖：圖5.2.4解密電路仿真結(jié)果圖5.25輸出電路的工作過程分析輸出電路所實(shí)現(xiàn)的是數(shù)據(jù)的輸出，和加密前的數(shù)據(jù)完全相同。實(shí)現(xiàn)此功能利用了寄存器。仿真結(jié)果如圖所示。圖5.2.5輸入與輸出結(jié)果圖6元器件清單序號元器件名稱型號數(shù)量1數(shù)據(jù)選擇器741511片2計(jì)數(shù)器741615片3移位寄存器741641片4寄存器743741片5八位全加器8ffadd2片6非門NOT9個7二輸入與非門Nand22個7主要元器件介紹7.1數(shù)據(jù)選擇器741517.1.1引腳圖7.1.2功能表表7.1.274HC151的功能表輸入輸出使能E選擇S2S1YHLLLLLLLL×××LLLLLHLHLLHHHLLHLHHHLHHHLHD0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D77.2計(jì)數(shù)器741617.2.1引腳圖7.2.2功能表表7.2.274LVC161的功能表輸入輸出清零CR預(yù)置PE使能CEPCET時鐘CP預(yù)置數(shù)據(jù)輸入DQ進(jìn)位TCLHHHH×LHHH××××L××LHH×↑××↑××××D3*××××××××××××LLLLD3D2D保持保持計(jì)數(shù)L##L#7.3移位寄存器741647.3.1引腳圖7.3.2功能表表7.3.274164的功能表7.4寄存器743747.4.1引腳圖7.4.2功能表表7.4.274374的功能表小結(jié)本次我們組課程設(shè)計(jì)的題目是串行通信電路，這次課程設(shè)計(jì)我們查閱了許多的相關(guān)文獻(xiàn)和書籍。因?yàn)閯偪吹竭@個題目的時候，大家都不了解。前期都處于迷茫狀態(tài)。此次課設(shè)是一周的時間，第一天，老師對每個題目都做了解釋及其具體的要求，使邏輯電路的輪廓逐漸清晰起來。知道了從何處下手。大家都知道，課程設(shè)計(jì)是用我們課程知識綜合應(yīng)用的實(shí)踐訓(xùn)練；是我們邁向社會，從事職業(yè)工作前一個必不少的過程。所以我很珍惜這次機(jī)會，在老師講完的時候，我們組就有了一個模塊的思路。我組成員都很積極，想大顯自己的能力。我們今天認(rèn)真的進(jìn)行課程設(shè)計(jì)，學(xué)會腳踏實(shí)地邁開實(shí)踐這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅(jiān)實(shí)的基礎(chǔ)。在這次的課程設(shè)計(jì)中，不僅檢驗(yàn)了我所學(xué)習(xí)的知識，也培養(yǎng)了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在設(shè)計(jì)過程中，與同學(xué)分工設(shè)計(jì)，和同學(xué)們相互探討，相互學(xué)習(xí)，相互監(jiān)督。學(xué)會了合作，學(xué)會了運(yùn)籌帷幄，學(xué)會了寬容，學(xué)會了理解，也學(xué)會了做人與處世。這一周內(nèi)，我感觸最深的當(dāng)屬查閱大量的設(shè)計(jì)資料了。無論是課本上的，還是網(wǎng)上的都瀏覽了不少相關(guān)的設(shè)計(jì)思路，從中也借鑒了別人的思想，開闊了自己的思路。在設(shè)計(jì)程序之前，設(shè)計(jì)者必學(xué)對所用的知識內(nèi)部有一個深刻的理解，知道具體應(yīng)用的是哪一部分的知識。更要有一個清晰的思路和一個完整的結(jié)構(gòu)框圖。在設(shè)計(jì)邏輯電路時，不能妄想一次就將整個電路圖設(shè)計(jì)好。反復(fù)修改、不斷改進(jìn)是整個設(shè)計(jì)過程的必經(jīng)之路。要養(yǎng)成文件管理的好習(xí)慣，因?yàn)槊總€模塊可能仿真的次數(shù)很多，如果不整理好文件，最后可能一團(tuán)糟。一個邏輯圖的完美與否不僅僅是實(shí)現(xiàn)其應(yīng)有的功能，而應(yīng)該讓人一看就能明白你的設(shè)計(jì)結(jié)構(gòu)。在設(shè)計(jì)課程過程中遇到問題是很正常的，但我們應(yīng)該將每次遇到的問題分析清楚，并及時解決，以免下次再碰到同樣的問題。通過這次訓(xùn)練，我能夠更好的綜合運(yùn)用所學(xué)知識、獨(dú)立分析和解決實(shí)際問題。培養(yǎng)了自己的創(chuàng)新意識和創(chuàng)新能力，并獲得了科學(xué)研究的基礎(chǔ)訓(xùn)練和培養(yǎng)了團(tuán)隊(duì)協(xié)作精神。在這個過程中，我也學(xué)到了很多知識。因?yàn)槊總€同學(xué)喜好不一樣，有的人喜歡研究，有的人喜歡大量查閱資料。所以從他們那里學(xué)的東西也多了。比如說，在設(shè)計(jì)的時