計(jì)算機(jī)組成與結(jié)構(gòu)-第4章主存儲(chǔ)器-

難重點(diǎn)：

1．了解計(jì)算機(jī)系統(tǒng)中使用的主要幾種存儲(chǔ)器的性能參數(shù)，工作原理和優(yōu)缺點(diǎn)。

2．學(xué)會(huì)存儲(chǔ)器的位擴(kuò)展、字?jǐn)U展和位/字?jǐn)U展方法。能夠按照題目要求設(shè)計(jì)一定容量和字長(zhǎng)的存儲(chǔ)器。

當(dāng)前1頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)基本概念：總線(xiàn)總線(xiàn)連接方式:是現(xiàn)代計(jì)算機(jī)(尤為微,小型機(jī))采用的方式總線(xiàn):是一簇由并行導(dǎo)線(xiàn)組成的傳遞信息的公共通路.總線(xiàn)的三種類(lèi)型:數(shù)據(jù)總線(xiàn)——用于傳輸數(shù)據(jù)地址總線(xiàn)——用于傳輸內(nèi)存存儲(chǔ)單元地址控制總線(xiàn)——用于傳輸控制信號(hào)總線(xiàn)的任務(wù):在計(jì)算機(jī)各部件間起溝通信息的作用.CPU存儲(chǔ)器I/O1I/O2I/On……控制總線(xiàn)地址總線(xiàn)數(shù)據(jù)總線(xiàn)當(dāng)前2頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)總線(xiàn)的物理表現(xiàn)形式：

由直接印刷在電路板上的導(dǎo)線(xiàn)和安裝在電路板上的各種插槽組成.其它部件以插件板形式插裝在插槽上.總線(xiàn)技術(shù)現(xiàn)已成為現(xiàn)代計(jì)算機(jī)技術(shù)中的一個(gè)重要分支.當(dāng)前3頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)按信號(hào)的作用，總線(xiàn)分為三類(lèi)：地址總線(xiàn)、數(shù)據(jù)總線(xiàn)、控制總線(xiàn)存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線(xiàn)DB控制總線(xiàn)CB地址總線(xiàn)AB輸出設(shè)備CPU當(dāng)前4頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)地址總線(xiàn)AB(AddressBus)：?jiǎn)蜗蛴脕?lái)傳送CPU輸出的地址信號(hào)，確定被訪(fǎng)問(wèn)的存儲(chǔ)單元、I/O端口。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線(xiàn)DB控制總線(xiàn)CB地址總線(xiàn)AB輸出設(shè)備CPU當(dāng)前5頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)地址總線(xiàn)的條數(shù)決定CPU的尋址能力。（存儲(chǔ)器容量）10根→21010241K

20根→2201024K1M32根→232

22

×2304G36根→23626

×23064G當(dāng)前6頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)數(shù)據(jù)總線(xiàn)DB(DataBus)：雙向用來(lái)在CPU與存儲(chǔ)器、I/O接口之間進(jìn)行數(shù)據(jù)傳送。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線(xiàn)DB控制總線(xiàn)CB地址總線(xiàn)AB輸出設(shè)備CPU當(dāng)前7頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)數(shù)據(jù)總線(xiàn)的條數(shù)（寬度）決定一次可最多傳送數(shù)據(jù)的寬度。（存儲(chǔ)器字長(zhǎng)）8根→一次傳送8位16根→一次傳送16位32根→一次傳送32位64根→一次傳送64位當(dāng)前8頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)控制總線(xiàn)CB(ControlBus)：用于傳送各種控制信號(hào)。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線(xiàn)DB控制總線(xiàn)CB地址總線(xiàn)AB輸出設(shè)備CPU

有的是CPU發(fā)出，如讀控制信號(hào)、寫(xiě)控制信號(hào)；有的是發(fā)向CPU，如外設(shè)向CPU發(fā)出的中斷申請(qǐng)信號(hào)。當(dāng)前9頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)1.位(bit)2.字節(jié)(Byte)3.字和字長(zhǎng)(word)4.位編號(hào)5.指令、指令系統(tǒng)和程序6.寄存器7.譯碼器有關(guān)術(shù)語(yǔ)當(dāng)前10頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)1.

位(bit)

指計(jì)算機(jī)能表示的最基本最小的單位在計(jì)算機(jī)中采用二進(jìn)制表示數(shù)據(jù)和指令，故：位就是一個(gè)二進(jìn)制位，有兩種狀態(tài)，“0”和“1”2.字節(jié)(Byte)相鄰的8位二進(jìn)制數(shù)稱(chēng)為一個(gè)字節(jié)1Byte=8bit

如：1100001101010111當(dāng)前11頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)3．字和字長(zhǎng)

字長(zhǎng)是每一個(gè)字所包含的二進(jìn)制位數(shù)。常與CPU內(nèi)部的寄存器、運(yùn)算裝置、總線(xiàn)寬度一致字是CPU內(nèi)部進(jìn)行數(shù)據(jù)處理的基本單位。當(dāng)前12頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)例某CPU內(nèi)含8位運(yùn)算器，則：參加運(yùn)算的數(shù)及結(jié)果均以8位表示,最高位產(chǎn)生的進(jìn)位或借位在8位運(yùn)算器中不保存，而將其保存到標(biāo)志寄存器中10110101被加數(shù)8位

+10001111加數(shù)8位進(jìn)位1

11111101000100和8位PSW標(biāo)志寄存器運(yùn)算器標(biāo)志寄存器運(yùn)算器被加數(shù)加數(shù)和進(jìn)位當(dāng)前13頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)字長(zhǎng)是衡量CPU工作性能的一個(gè)重要參數(shù)。不同類(lèi)型的CPU有不同的字長(zhǎng)。如:Intel4004是4位8080是8位8088/8086/80286是16位80386/80486、Pentium是32位10101100011001011001100001000011被加數(shù)

+11000011110000110001010101011000加數(shù)進(jìn)位

11111111111101110000001010001010110110011011和

4位8次8位4次16位2次32位1次當(dāng)前14頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.位編號(hào)為便于描述，對(duì)字節(jié),字和雙字中的各位進(jìn)行編號(hào)。從低位開(kāi)始，從右到左依次為0、1、2．．．←編號(hào)7654321010100010D7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0字節(jié)數(shù)據(jù)Data地址Address當(dāng)前15頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)D0D7D15D8158101010101010101070A0A7A15A8字的編號(hào)為15~0當(dāng)前16頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)5.指令、指令系統(tǒng)和程序一個(gè)CPU能執(zhí)行什么操作，是工程人員設(shè)計(jì)和制造好的，是固定的，用戶(hù)不能改變。指令是CPU能執(zhí)行的一個(gè)基本操作。如：取數(shù)、加、減、乘、除、存數(shù)等指令系統(tǒng)是CPU所能執(zhí)行的全部操作。不同的CPU，其指令系統(tǒng)不同。程序是用戶(hù)在使用計(jì)算機(jī)時(shí)，為要解決的問(wèn)題，用一條條指令編寫(xiě)的指令的序列。構(gòu)成程序的指令在存儲(chǔ)器中一般都是順序存放，要破壞這種順序性，必須由轉(zhuǎn)移指令操作。

當(dāng)前17頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)6．寄存器

寄存器是用來(lái)存放數(shù)據(jù)和指令的一種基本邏輯部件。根據(jù)存放信息的不同，有指令寄存器、數(shù)據(jù)寄存器、地址寄存器等。標(biāo)志寄存器地址總線(xiàn)AB數(shù)據(jù)總線(xiàn)DB控制總線(xiàn)CB指令寄存器數(shù)據(jù)寄存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IPCPU結(jié)構(gòu)示意圖當(dāng)前18頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)7．譯碼器譯碼器是將輸入代碼轉(zhuǎn)換成相應(yīng)輸出信號(hào)的邏輯電路。指令是CPU能執(zhí)行的一個(gè)基本操作;CPU的設(shè)計(jì)者對(duì)CPU的所有指令進(jìn)行編碼;用戶(hù)用編碼形式的指令進(jìn)行編程，程序存放在內(nèi)存中;CPU從內(nèi)存取來(lái)編碼形式的指令,對(duì)指令進(jìn)行譯碼，發(fā)出執(zhí)行該指令功能所需的信號(hào)當(dāng)前19頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)第四章主存儲(chǔ)器主存儲(chǔ)器的中心地位

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，用它來(lái)存放程序和數(shù)據(jù)。當(dāng)前20頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)主存儲(chǔ)器一般通過(guò)存儲(chǔ)總線(xiàn)與外部連接，如下圖所示。存儲(chǔ)總線(xiàn)由數(shù)據(jù)總線(xiàn)、地址總線(xiàn)和控制總線(xiàn)三部分組成。

數(shù)據(jù)總線(xiàn)的寬度（總線(xiàn)的線(xiàn)數(shù)）實(shí)際上就是存儲(chǔ)器的字長(zhǎng)，例如，在以字節(jié)為訪(fǎng)問(wèn)單位的存儲(chǔ)器中，數(shù)據(jù)總線(xiàn)的寬度為8位。目前，一般通用計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)總線(xiàn)寬度為64位或128位，甚至更寬。當(dāng)前21頁(yè)，總共108頁(yè)。圖主存儲(chǔ)器與外部的連接主存儲(chǔ)器與外部的連接

當(dāng)前22頁(yè)，總共108頁(yè)。地址總線(xiàn)的寬度由存儲(chǔ)器的存儲(chǔ)容量決定。如果存儲(chǔ)器的容量為S，則地址總線(xiàn)的寬度為,例如，存儲(chǔ)器的容量S＝256M，則存儲(chǔ)器的地址總線(xiàn)應(yīng)該為28位。當(dāng)前23頁(yè)，總共108頁(yè)。主機(jī)內(nèi)存當(dāng)前24頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.2存儲(chǔ)器的分類(lèi)—按功能分類(lèi)主存儲(chǔ)器：和CPU直接交換信息。輔助存儲(chǔ)器：外存儲(chǔ)器。主存速度快、容量小、每位的價(jià)格高；輔存速度慢、容量大、每位價(jià)格低。緩沖存儲(chǔ)器：用于兩個(gè)速度不同的部件之間，起到緩沖作用。當(dāng)前25頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)RAM（易失性）ROM(非易失性）靜態(tài)存儲(chǔ)器SRAM依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息，只要不斷電，信息是不會(huì)丟失的。速度快，容量小，功耗大，作CACHE。動(dòng)態(tài)存儲(chǔ)器DRAM依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較小,容量大,速度較慢,作內(nèi)存。掩膜式ROM（MROM）PROMEPROME2PROMFLASHMEMORY(快擦除）4.2存儲(chǔ)器的分類(lèi)—按存取方式分當(dāng)前26頁(yè)，總共108頁(yè)。

非易失性半導(dǎo)體存儲(chǔ)器

1.只讀存儲(chǔ)器（ROM）掩模式ROM由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀而不能再寫(xiě)入。其基本存儲(chǔ)原理是以元件的“有／無(wú)”來(lái)表示該存儲(chǔ)單元的信息（“1”或“0”），可以用二極管或晶體管作為元件，其存儲(chǔ)內(nèi)容是不會(huì)改變的。2.可編程序的只讀存儲(chǔ)器（PROM）PROM可由用戶(hù)根據(jù)自己的需要來(lái)確定ROM中的內(nèi)容，常見(jiàn)的熔絲式PROM是以熔絲的接通和斷開(kāi)來(lái)表示所存的信息為“1”或“0”。剛出廠(chǎng)的產(chǎn)品，其熔絲是全部接通的。根據(jù)需要斷開(kāi)某些單元的熔絲（寫(xiě)入）。顯而易見(jiàn)，斷開(kāi)后的熔絲是不能再接通了，因而是一次性寫(xiě)入的存儲(chǔ)器。掉電后不會(huì)影響其所存儲(chǔ)的內(nèi)容。當(dāng)前27頁(yè)，總共108頁(yè)。

3．可擦可編程序的只讀存儲(chǔ)器（EPROM）

為了能修改ROM中的內(nèi)容，出現(xiàn)了EPROM。

4.可電擦可編程序只讀存儲(chǔ)器（E2PROM）

E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫(xiě)的次數(shù)有限制（因氧化層被磨損），一般為10萬(wàn)次。其讀寫(xiě)操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行，類(lèi)似于SRAM，但每字節(jié)的寫(xiě)入周期要幾毫秒，比SRAM長(zhǎng)得多。E2PROM每個(gè)存儲(chǔ)單元采則2個(gè)晶體管。其柵極氧化層具有電擦除功能。當(dāng)前28頁(yè)，總共108頁(yè)。EEPROM能夠通過(guò)電信號(hào)直接實(shí)現(xiàn)讀或?qū)懀覕嚯娭竽軌虮４鏀?shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個(gè)：一是EEPROM的寫(xiě)入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個(gè)原因是EEPROM的擦除次數(shù)是有限的，一般在幾萬(wàn)次。當(dāng)前29頁(yè)，總共108頁(yè)。5.快擦除讀寫(xiě)存儲(chǔ)器（FlashMemory）F1ashMemory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來(lái)的。當(dāng)前30頁(yè)，總共108頁(yè)。閃速存儲(chǔ)器（flashmemory）也是依靠電信號(hào)擦除的，可以寫(xiě)成FlashEPROM。與EEPROM相比，F(xiàn)lashEPROM具有存儲(chǔ)容量大，價(jià)格便宜，功耗低等優(yōu)點(diǎn)，但是，它只能以塊為單位擦除。

目前，F(xiàn)lashEPROM被大量用做存儲(chǔ)卡和硅盤(pán)等，在不久的將來(lái)，很有可能代替磁盤(pán)存儲(chǔ)器。當(dāng)前31頁(yè)，總共108頁(yè)。在只讀存儲(chǔ)器中，最簡(jiǎn)單，也是最便宜的是掩模ROM，簡(jiǎn)稱(chēng)為MROM（maskprogrammableROM）。MROM中所存儲(chǔ)的數(shù)據(jù)只能由生產(chǎn)廠(chǎng)家在生產(chǎn)芯片的過(guò)程中寫(xiě)入，用戶(hù)無(wú)法改寫(xiě)。EPROM（ErasablePROM）不僅可以由用戶(hù)寫(xiě)入程序或數(shù)據(jù)，而且允許擦除已經(jīng)寫(xiě)入的內(nèi)容。就象用鉛筆在紙上寫(xiě)了字之后，能夠用橡皮完全擦干凈，又恢復(fù)成一張白紙。當(dāng)前32頁(yè)，總共108頁(yè)。還有一種EPROM，它不用紫外線(xiàn)來(lái)擦除，直接用電信號(hào)來(lái)擦除數(shù)據(jù)，稱(chēng)為EEPROM（ElectricityErasablePROM），或?qū)懽鱁2PROM。

EEPROM的價(jià)格通常要比EPROM貴，使用起來(lái)實(shí)際上比EPROM方便，它可以按單個(gè)字節(jié)擦除。如果把編程和擦除電路都做在機(jī)器內(nèi)，就不需要象EPROM那樣反復(fù)插拔芯片了。

EEPROM能夠通過(guò)電信號(hào)直接實(shí)現(xiàn)讀或?qū)懀覕嚯娭竽軌虮４鏀?shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個(gè)：一是EEPROM的寫(xiě)入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個(gè)原因是EEPROM的擦除次數(shù)是有限的，一般在幾萬(wàn)次。當(dāng)前33頁(yè)，總共108頁(yè)。上述5種ROM的特性總結(jié)如下表。當(dāng)前34頁(yè)，總共108頁(yè)。主存容量計(jì)算機(jī)可尋址的最小單位是一個(gè)存儲(chǔ)字一個(gè)存儲(chǔ)字所包括的二進(jìn)制位數(shù)稱(chēng)為字長(zhǎng)一個(gè)字節(jié)為8個(gè)二進(jìn)制位一個(gè)字可以由若干字節(jié)組成有些計(jì)算機(jī)可以按“字節(jié)”尋址,這種機(jī)器稱(chēng)為“字節(jié)可尋址”計(jì)算機(jī)主存容量=主存儲(chǔ)器存儲(chǔ)單元總數(shù)×存儲(chǔ)字長(zhǎng)（以字或字節(jié)為單位）

4.3主存儲(chǔ)器的主要技術(shù)指標(biāo)當(dāng)前35頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)存儲(chǔ)容量（MemoryCapacity）是指主存能存放二進(jìn)制代碼的總數(shù)，即：

存儲(chǔ)容量＝存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長(zhǎng)

它的容量也可用字節(jié)總數(shù)來(lái)表示，即：

存儲(chǔ)容量＝存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長(zhǎng)／8表示存儲(chǔ)器容量的單位主要有字節(jié)（Byte），簡(jiǎn)寫(xiě)為B；位（bit），簡(jiǎn)寫(xiě)為b；字（Word），簡(jiǎn)寫(xiě)為W。其中，最常用的單位是字節(jié)B，一個(gè)字節(jié)由8位組成，即1B＝8b。當(dāng)前36頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)因?yàn)榇鎯?chǔ)器的容量一般都很大，因此，要用千（Kilo）、兆（Mega）、千兆（Giga）、兆兆（Tera）等單位來(lái)表示。由于存儲(chǔ)器的地址是按二進(jìn)制編寫(xiě)的，因此，上述表示單位與通常十進(jìn)制中的有所不同，可以看表4.1。當(dāng)前37頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)表4.1存儲(chǔ)容量的表示單位單位名稱(chēng)常規(guī)十進(jìn)制表示存儲(chǔ)器容量表示K（Kilo）1K＝103＝1000

1K＝210＝1024M（Mega）

1M＝106＝103K

1M＝220＝210K＝1048576

G（Giga）

1G＝109＝106M

1G＝230＝210M＝1073741824

T（Tera）1T＝1012＝109G1T＝240＝210G＝1099511627776當(dāng)前38頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)

4.3主存儲(chǔ)器的主要技術(shù)指標(biāo)速度指標(biāo)：存取時(shí)間和存儲(chǔ)周期、存儲(chǔ)器的帶寬。存取時(shí)間：指從啟動(dòng)一次存儲(chǔ)器操作(讀或?qū)?到完成該操作所需的全部時(shí)間。

讀出時(shí)間：從存儲(chǔ)器接收到有效地址開(kāi)始，到產(chǎn)生有效輸出所需的全部時(shí)間。寫(xiě)入時(shí)間：從存儲(chǔ)器接收到有效地址開(kāi)始,到數(shù)據(jù)寫(xiě)入被選中單元所需的全部時(shí)間。當(dāng)前39頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次獨(dú)立的操作（如兩次讀操作）所需間隔的最小時(shí)間。通常大于存取時(shí)間。存儲(chǔ)器的帶寬：它表示每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可用字/秒或字節(jié)/秒或位/秒表示。例：存取周期為500ns，每個(gè)存取周期可訪(fǎng)問(wèn)16位，則它的帶寬為

4.3主存存儲(chǔ)器的主要技術(shù)指標(biāo)當(dāng)前40頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)存儲(chǔ)器的帶寬決定了以存儲(chǔ)器為中心的機(jī)器可以獲得的信息傳輸速度，它是改善機(jī)器瓶頸的一個(gè)關(guān)鍵因素。為了提高存儲(chǔ)器的帶寬，可以采用以下措施：

①縮短存取周期；

②增加存儲(chǔ)字長(zhǎng)，使每個(gè)周期訪(fǎng)問(wèn)更多的二進(jìn)制位；

③增加存儲(chǔ)體。

當(dāng)前41頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.4主存儲(chǔ)器的基本操作

主存儲(chǔ)器的兩個(gè)基本操作：“讀”和“寫(xiě)”。讀是從存儲(chǔ)器中取出數(shù)據(jù)，寫(xiě)是將數(shù)據(jù)放入存儲(chǔ)器。完成這兩個(gè)操作，依賴(lài)CPU中的地址寄存器（AR）和數(shù)據(jù)寄存器（DR）。當(dāng)前42頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.4主存的基本操作DRARCPU主存讀數(shù)據(jù)總線(xiàn)地址總線(xiàn)寫(xiě)讀操作：CPU將AR中地址通過(guò)AB送入MAR，W/R=0，MDR通過(guò)DB送入DR寫(xiě)操作：CPU將AR中地址通過(guò)AB送入MAR，W/R=1，DR通過(guò)DB送入MDR當(dāng)前43頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)半導(dǎo)體存儲(chǔ)器RAM：隨機(jī)讀寫(xiě)存儲(chǔ)器。能方便讀出和改寫(xiě)信息，但失電后信息將不復(fù)存在。RAM常用作數(shù)據(jù)存儲(chǔ)器，暫存各種現(xiàn)場(chǎng)數(shù)據(jù)、運(yùn)算結(jié)果和正在調(diào)試的程序。ROM：只讀存儲(chǔ)器。

工作時(shí)從ROM中讀出信息，不能隨意改寫(xiě)。斷電后信息不會(huì)丟失。ROM常用作程序存儲(chǔ)器，存放已調(diào)試好的固定程序和常數(shù)。

當(dāng)前44頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)靜態(tài)存儲(chǔ)器SRAM依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。速度快，容量小，功耗大，作CACHE動(dòng)態(tài)存儲(chǔ)器DRAM依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較小,容量大,速度較快,作內(nèi)存。4.5隨機(jī)存儲(chǔ)器當(dāng)前45頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.5.1靜態(tài)隨機(jī)存儲(chǔ)器－存儲(chǔ)單元T3T1T5T4T2T6Vcc位線(xiàn)1位線(xiàn)2字線(xiàn)組成：T1-T4組成雙穩(wěn)態(tài)觸發(fā)器,T1,T2為放大管，T3,T4為負(fù)載管，T5,T6為開(kāi)關(guān)控制管位線(xiàn)，完成讀/寫(xiě)操作。字線(xiàn)，選擇存儲(chǔ)單元定義：“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。當(dāng)前46頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)T3T1T5T4T2T6Vcc位線(xiàn)1位線(xiàn)2字線(xiàn)字線(xiàn)加高電平，T5、T6導(dǎo)通，選中該單元。寫(xiě)入：在位線(xiàn)1、位線(xiàn)2上分別加高、低電平，寫(xiě)1/0。讀出：根據(jù)位線(xiàn)1、位線(xiàn)2上有無(wú)高、低電平，讀1/0。字線(xiàn)加低電平，T5、T6截止，該基本單元未選中，保持原狀態(tài)。4.5.1靜態(tài)隨機(jī)存儲(chǔ)器－工作原理當(dāng)前47頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)

MOS靜態(tài)存儲(chǔ)器結(jié)構(gòu)圖當(dāng)前48頁(yè)，總共108頁(yè)。4.5.1靜態(tài)隨機(jī)存儲(chǔ)器－存儲(chǔ)芯片2114（1K×4）191018VccA7A8A9D0D1D2D3WEA6A5A4A3A0A1A2CSGND當(dāng)前49頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)存儲(chǔ)矩陣譯碼驅(qū)動(dòng)讀寫(xiě)電路地址線(xiàn)片選線(xiàn)數(shù)據(jù)線(xiàn)讀/寫(xiě)控制線(xiàn)計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器有許多芯片組成片選信號(hào)用來(lái)選擇這些存儲(chǔ)芯片。當(dāng)前50頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式—線(xiàn)選法特點(diǎn)：用一根字選擇線(xiàn)（字線(xiàn)）直接選中一個(gè)存儲(chǔ)單元的各位（如一個(gè)字節(jié)）。這種方式結(jié)構(gòu)簡(jiǎn)單，但適于容量不大的存儲(chǔ)芯片。當(dāng)前51頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式—重合法特點(diǎn)：被選單元有X、Y兩個(gè)方向的地址決定，因此叫重合法。當(dāng)要構(gòu)成1KX8字節(jié)的存儲(chǔ)器時(shí)，只需用8片上圖所示的芯片即可。當(dāng)前52頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)

1.靜態(tài)存儲(chǔ)器（SRAM）1K×1靜態(tài)存儲(chǔ)器框圖X地址譯碼器字驅(qū)動(dòng)器32×32存儲(chǔ)矩陣控制電路讀/寫(xiě)電路Y地址譯碼0﹕310…31A0﹕A4A5…A9WECSDINDOUTCSWEDINDOUT操作方式H××LLLLLHLH×HLHDOUT未選寫(xiě)“0”寫(xiě)“1”讀當(dāng)前53頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)讀周期：地址有效CS有效數(shù)據(jù)輸出CS復(fù)位地址撤銷(xiāo)只有當(dāng)?shù)刂酚行Ы?jīng)tA后，且當(dāng)片選有效經(jīng)tCO后，數(shù)據(jù)才能穩(wěn)定輸出。DOUTtRCtAtCOtCX數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定片選失效地址有效地址失效tOTDtOHAACS高阻4.5.1靜態(tài)隨機(jī)存儲(chǔ)器－時(shí)序當(dāng)前54頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)寫(xiě)周期：地址有效CS有效WE有效數(shù)據(jù)有效WE撤銷(xiāo)CS復(fù)位地址撤銷(xiāo)當(dāng)前55頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)DRAM靠電容存儲(chǔ)電荷的原理寄存信息。電容上有足夠多的電荷表示存“1”，電容上無(wú)電荷表示存“0”。電容上的電荷一般只能維持1~2ms。再生或刷新：必須在2ms內(nèi)對(duì)其所有存儲(chǔ)單元恢復(fù)一次原狀態(tài)。4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器當(dāng)前56頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)單管MOS動(dòng)態(tài)RAM讀出時(shí)，字線(xiàn)上的高電平使T導(dǎo)通，若電容Cs上有電荷，經(jīng)T管在位線(xiàn)上產(chǎn)生電流，可視為讀出“1”。若Cs無(wú)電荷，則位線(xiàn)上無(wú)電流，可視為讀出“0”。讀操作結(jié)束時(shí)，Cs的電荷已泄放完畢，故是破壞性讀出，必須再生。寫(xiě)入時(shí)，字線(xiàn)為高電平使T導(dǎo)通，若位線(xiàn)上為高電平，則經(jīng)T管對(duì)Cs充電，使其存“1”；若位線(xiàn)為低電平，則Cs經(jīng)T放點(diǎn)，使其無(wú)電荷而存“0”。位線(xiàn)字線(xiàn)TCs4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器－工作原理當(dāng)前57頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)單管動(dòng)態(tài)RAM的特點(diǎn)：優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，管子少，功耗小，集成度高；缺點(diǎn)：電路狀態(tài)不穩(wěn)定，由于漏電流存在，Cs上的電荷經(jīng)一段時(shí)間后會(huì)泄放掉（約為幾毫秒）讀出信息時(shí)也會(huì)使Cs上電荷泄放，所以需加刷新電路，使Cs上信息再生。4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器－特點(diǎn)當(dāng)前58頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)(1)當(dāng)數(shù)據(jù)從存儲(chǔ)器中讀出之后，存儲(chǔ)器中原來(lái)存放的數(shù)據(jù)就消失了。為了能夠在以后再次訪(fǎng)問(wèn)這個(gè)存儲(chǔ)單元時(shí)還能夠讀出相同的數(shù)據(jù)，必須把剛剛讀出的數(shù)據(jù)重新寫(xiě)入這個(gè)存儲(chǔ)單元，這一過(guò)程稱(chēng)為重寫(xiě)。

當(dāng)前59頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)

(2)動(dòng)態(tài)存儲(chǔ)器是依靠寄生電容存儲(chǔ)數(shù)據(jù)的，在寄生電容上存儲(chǔ)有電荷為保留，沒(méi)有存儲(chǔ)電荷為保存。由于存在有漏電阻，存儲(chǔ)在寄生電容上的電荷很快就會(huì)消失，只有定時(shí)對(duì)寄生電容充電，動(dòng)態(tài)存儲(chǔ)器才能長(zhǎng)時(shí)間保存數(shù)據(jù)，這種定時(shí)充電的過(guò)程稱(chēng)為刷新（再生），刷新需要占用時(shí)間。

當(dāng)前60頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)16K1動(dòng)態(tài)存儲(chǔ)器框圖當(dāng)前61頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)16K1動(dòng)態(tài)存儲(chǔ)器框圖說(shuō)明16K=214地址碼為14位，為了減少封裝引腳數(shù)，地址碼分兩批(每批7位)送至存儲(chǔ)器。先送行地址，后送列地址。當(dāng)前62頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)216464K×118916GNDCASDoA6A3A4A5A7空閑/刷新DiWERASA0A2A1VccA7～A0（入）分時(shí)復(fù)用，提供16位地址。行地址選通RAS=0時(shí)A7～A0為行地址，列地址選通CAS=0時(shí)A7～A0為列地址1腳未用，或在新型號(hào)中用于片內(nèi)自動(dòng)刷新。4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器－存儲(chǔ)芯片當(dāng)前63頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)圖4.10動(dòng)態(tài)存儲(chǔ)器RAS、CAS與Adr的相互關(guān)系

下面介紹時(shí)序圖前，先介紹RAS，CAS與地址Adr的相互關(guān)系(圖4.10)。當(dāng)前64頁(yè)，總共108頁(yè)。圖4.10

實(shí)現(xiàn)讀操作，各信號(hào)的時(shí)間關(guān)系應(yīng)符合下面的要求。

☉行地址必須在RAS信號(hào)有效之前送到芯片的地址輸入端

☉CAS信號(hào)應(yīng)滯后RAS一段時(shí)間，并滯后于列地址送到芯片地址輸入端的時(shí)間。

☉RAS、CAS應(yīng)有足夠的寬度。

☉WE信號(hào)為高，并在CAS有效之前建立。4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器－讀時(shí)序當(dāng)前65頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)圖4.11讀工作方式的時(shí)序圖當(dāng)前66頁(yè)，總共108頁(yè)。4.5.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器－寫(xiě)時(shí)序

RAS與CAS之間的關(guān)系，以及它們與地址信息之間的關(guān)系和讀周期相同。

WE信號(hào)為低，并在CAS信號(hào)有效之前建立。

寫(xiě)數(shù)據(jù)必須在CAS有效之前出現(xiàn)在Din端。當(dāng)前67頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)

目前，動(dòng)態(tài)RAM的應(yīng)用比靜態(tài)RAM要廣泛得多（主存），其原因是：（優(yōu)點(diǎn)）DRAM集成度高（封裝尺寸?。〥RAM的功耗僅為SRAM的1/6DRAM的價(jià)格僅為SRAM的1/4DRAM的缺點(diǎn)DRAM由于使用動(dòng)態(tài)元件（電容），速度比SRAM低。DRAM內(nèi)容需要再生，故需配置再生電路因此，容量不大的高速存儲(chǔ)器大多用靜態(tài)RAM實(shí)現(xiàn)，如高速緩存（Cache）。SRAM的存儲(chǔ)單元由雙穩(wěn)態(tài)觸發(fā)器構(gòu)成，它不需要刷新，讀出之后不需要重寫(xiě)DRAM與SRAM的比較：當(dāng)前68頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)各存儲(chǔ)器的主要應(yīng)用：存儲(chǔ)器應(yīng)用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache(高速緩沖存儲(chǔ)器)計(jì)算機(jī)主存固定程序，微程序控制器用戶(hù)自編程序，工業(yè)控制機(jī)或電器用戶(hù)編寫(xiě)并可修改程序，產(chǎn)品試制階段試編程序IC卡上存儲(chǔ)器固態(tài)盤(pán)、IC卡當(dāng)前69頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.7DRAM的研制與發(fā)展

1.同步DRAM（SDRAM）2.DDR（doubledatarate）SDRAM3.DDR2SDRAM4.DDR3

當(dāng)前70頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)數(shù)字電路知識(shí)補(bǔ)充：字線(xiàn)與位線(xiàn)的每個(gè)交叉點(diǎn)都是一個(gè)存儲(chǔ)單元。交叉點(diǎn)的數(shù)目也就是存儲(chǔ)單元數(shù)。通常直接用存儲(chǔ)單元的數(shù)目表示存儲(chǔ)器的存儲(chǔ)量（或稱(chēng)容量），并寫(xiě)成“字線(xiàn)”ד位線(xiàn)”的形式，可以理解為地址線(xiàn)×數(shù)據(jù)線(xiàn)。地址線(xiàn)和數(shù)據(jù)線(xiàn)的位數(shù)共同反映存儲(chǔ)芯片的容量。如地址線(xiàn)為10根，數(shù)據(jù)線(xiàn)為4根，則芯片容量為210×4B＝4KB

當(dāng)前71頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)4.8半導(dǎo)體存儲(chǔ)器組成與控制

存儲(chǔ)容量的擴(kuò)展：當(dāng)一片RAM存儲(chǔ)芯片不能滿(mǎn)足存儲(chǔ)容量需要時(shí)，就需要將若干片RAM存儲(chǔ)芯片組合起來(lái)，構(gòu)成滿(mǎn)足存儲(chǔ)容量要求的存儲(chǔ)器。三種擴(kuò)展方法：位擴(kuò)展：增加存儲(chǔ)字長(zhǎng)字?jǐn)U展：增加存儲(chǔ)字的數(shù)量字位擴(kuò)展存儲(chǔ)芯片的連接，主要完成三種線(xiàn)的連接地址線(xiàn)A0~An的連接數(shù)據(jù)線(xiàn)I/O0~I/On或D0～Dn的連接控制線(xiàn)的連接，如片選CS、讀/寫(xiě)WE4.8.1存儲(chǔ)容量的擴(kuò)展當(dāng)前72頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)僅在字長(zhǎng)（位數(shù)）擴(kuò)展，字?jǐn)?shù)不做擴(kuò)展。字?jǐn)?shù)滿(mǎn)足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。4.8.1存儲(chǔ)容量的擴(kuò)展-位擴(kuò)展法擴(kuò)展條件：設(shè)目標(biāo)容量為M*N位，存儲(chǔ)芯片容量m*n，M=m，N>n，則需要的存儲(chǔ)芯片片數(shù)為N/n。當(dāng)前73頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)位擴(kuò)展方法：連接方式是將多片存儲(chǔ)器的地址線(xiàn)、片選CS、讀寫(xiě)控制端R／W相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。當(dāng)前74頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)例1：使用8K*1位的RAM構(gòu)成8K*8位的存儲(chǔ)器。分三步：（1）使用8片8K*1的RAM芯片，每片有13根（A0~A12）地址線(xiàn)，1根（I/O）數(shù)據(jù)線(xiàn)（2）每片RAM的1位數(shù)據(jù)線(xiàn)分別接置數(shù)據(jù)總線(xiàn)的相應(yīng)位（D0~D7）（3）將8片地址線(xiàn)的相應(yīng)位（A0~A12）并聯(lián)后接至地址總線(xiàn)的相應(yīng)位上。當(dāng)前75頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)8I/O7I/O6I/O5I/O4I/O3I/O2I/O18k*1I/O地址總線(xiàn)A0~A12A0A12數(shù)據(jù)總線(xiàn)D0~D7D0D7當(dāng)前76頁(yè)，總共108頁(yè)。例2：用4片256×1位的RAM擴(kuò)展成256×4位的RAM的接線(xiàn)圖當(dāng)前77頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)位擴(kuò)展3當(dāng)前78頁(yè)，總共108頁(yè)。位擴(kuò)展小結(jié)：

1）地址的總位數(shù)不變，總存儲(chǔ)器字容量（字?jǐn)?shù)量）不變。例如，芯片的地址線(xiàn)是A0～A13，存儲(chǔ)器的地址總線(xiàn)還是A0～A13。

2）數(shù)據(jù)線(xiàn)的位數(shù)增加，增加的數(shù)量等于各芯片位數(shù)之和。例如，共兩個(gè)芯片，每個(gè)芯片4位，總存儲(chǔ)器的數(shù)據(jù)總線(xiàn)是8位。

當(dāng)前79頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)只在字向擴(kuò)充，而位數(shù)不變。在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時(shí)，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線(xiàn)數(shù)就得相應(yīng)增加。如256×8位RAM的地址線(xiàn)數(shù)為8條，而1024×8位RAM的地址線(xiàn)數(shù)為10條4.8.2存儲(chǔ)容量的擴(kuò)展-字?jǐn)U展法當(dāng)前80頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)字?jǐn)U展方法：將各芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)控制線(xiàn)相應(yīng)并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。當(dāng)前81頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)例1：用16K*8的存儲(chǔ)芯片組成64K*8位的存儲(chǔ)器。連接方法：使用字?jǐn)U展法（1）使用4片16K*8的存儲(chǔ)芯片來(lái)組成（2）每片有地址端14根（A0~A13）,數(shù)據(jù)端8根D0~D7，及片選CS，寫(xiě)允許WE等引腳（3）芯片數(shù)據(jù)端與數(shù)據(jù)總線(xiàn)D0~D7相連（4）地址總線(xiàn)的低位地址A0~A13與各芯片的14位地址端相連，兩位高位地址A14,A15經(jīng)2-4譯碼器譯碼，4個(gè)輸出分別與4個(gè)片選端CS相連（5）系統(tǒng)總線(xiàn)的WE與各芯片的WE相連連接方式見(jiàn)下圖。4.8.2存儲(chǔ)容量的擴(kuò)展-字?jǐn)U展法當(dāng)前82頁(yè)，總共108頁(yè)。CS16K*8WE、、、CS16K*8WE、、、CS16K*8WE、、、CS16K*8WE、、、A0A13WED0~D72:4譯碼器A15A143210當(dāng)前83頁(yè)，總共108頁(yè)。地址片號(hào)A15A14A13A12A11…A1A0說(shuō)明10000000…00111…11最低地址0000H最高地址3FFFH20101000…00111…11最低地址40000H最高地址7FFFH31010000..00111…11最低地址8000H最高地址0BFFFH41111000…00111…11最低地址0C000H最高地址0FFFFH4.8.2存儲(chǔ)容量的擴(kuò)展-字?jǐn)U展法當(dāng)前84頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)例2：設(shè)有若干片256K×8位的SRAM芯片，問(wèn)：

(1)構(gòu)成2MB的存儲(chǔ)器需要多少塊SRAM芯片？

(2)該存儲(chǔ)器需要多少地址線(xiàn)？

(3)畫(huà)出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和WE。解：(1)該存儲(chǔ)器需要2048K/256K=8片SRAM芯片； (2)因?yàn)?21=2048K，需要21條地址線(xiàn)。又218=256K，每個(gè)存儲(chǔ)芯片有18根地址線(xiàn)。這樣,高3位用于芯片選擇，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入。 (3)該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下。當(dāng)前85頁(yè)，總共108頁(yè)。當(dāng)前86頁(yè)，總共108頁(yè)。字?jǐn)U展小結(jié)：

1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片個(gè)數(shù)。例如，芯片的字容量是16K，4個(gè)芯片，總存儲(chǔ)器的字容量為4×16K=64K。

2）數(shù)據(jù)線(xiàn)的位數(shù)不變，總存儲(chǔ)器的數(shù)據(jù)總線(xiàn)位數(shù)等于各芯片位數(shù)。例如，共4芯片，每個(gè)芯片8位，總存儲(chǔ)器的數(shù)據(jù)總線(xiàn)是8位。

當(dāng)前87頁(yè)，總共108頁(yè)。假定存儲(chǔ)器的容量為M*N位，若使用L*K芯片（L<M,K<N），共需要（M/L）*(N/K)個(gè)存儲(chǔ)芯片，要在字與位同時(shí)擴(kuò)展。連接方法：將N/K個(gè)芯片的的地址線(xiàn)、片選CS、讀寫(xiě)控制端R／W相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出；同時(shí)，將M/L組芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)控制線(xiàn)相應(yīng)并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各組芯片的地址范圍。高地址線(xiàn)經(jīng)過(guò)譯碼器產(chǎn)生片選信號(hào)，分別用來(lái)控制M/L組芯片。4.8.3存儲(chǔ)容量的擴(kuò)展-字、位同時(shí)擴(kuò)展當(dāng)前88頁(yè)，總共108頁(yè)。例1：用2114SRAM構(gòu)成4K*8位的存儲(chǔ)器模塊，2114SRAM芯片是1K*4位芯片，有10根（A0~A7)地址端，4根（D0~D3）數(shù)據(jù)端。4.8.3存儲(chǔ)容量的擴(kuò)展-字、位同時(shí)擴(kuò)展當(dāng)前89頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)字位擴(kuò)展Ⅰ當(dāng)前90頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)字位擴(kuò)展例2：假設(shè)，用4M字×4位的存儲(chǔ)芯片組成16M×32位的主存儲(chǔ)器，則總共需要使用的芯片數(shù)目為32片。所有32個(gè)芯片構(gòu)成一個(gè)二維存儲(chǔ)器陳列，芯片之間的連接關(guān)系如下圖所示。當(dāng)前91頁(yè)，總共108頁(yè)。字位擴(kuò)展例2：當(dāng)前92頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)說(shuō)明：字方向有4組，存儲(chǔ)容量擴(kuò)大4倍。存儲(chǔ)器的低22位地址分別與所有32個(gè)芯片的22位地址連接，用最高的兩位地址A23A22經(jīng)譯碼后產(chǎn)生的4個(gè)輸出信號(hào)控制4組芯片的片選信號(hào)。所有32個(gè)芯片的讀寫(xiě)控制線(xiàn)全部連接在一起作為存儲(chǔ)器的讀寫(xiě)控制線(xiàn)。由于每個(gè)芯片只有4位數(shù)據(jù)，因此，每組中必須用8個(gè)芯片來(lái)進(jìn)行位擴(kuò)展，總共得到4*8＝32位數(shù)據(jù)。每組中的32條數(shù)據(jù)線(xiàn)分別對(duì)應(yīng)直接相連，構(gòu)成主存儲(chǔ)器的32位數(shù)據(jù)。當(dāng)前93頁(yè)，總共108頁(yè)。計(jì)算機(jī)組成與結(jié)構(gòu)字位擴(kuò)展小結(jié)：

1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片組數(shù)。（字?jǐn)U展）例如，芯片的字容量是16K，4組芯片，總存儲(chǔ)器的字容量為4×16K=64K。

2）數(shù)據(jù)線(xiàn)的位數(shù)增加，增加的數(shù)量等于用于位擴(kuò)展的芯片位數(shù)之和。（位擴(kuò)展）例如，每個(gè)芯片4位，2個(gè)芯片用于位擴(kuò)展，總存儲(chǔ)器的數(shù)據(jù)總線(xiàn)是2×4=8位。

當(dāng)前94頁(yè)，總共108頁(yè)。小結(jié)：存儲(chǔ)器與CPU的連接

存儲(chǔ)芯片與CPU芯片相連時(shí)，特別要注意它們片與片之間的地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)的連接。

(1)地址線(xiàn)的連接。存儲(chǔ)芯片容量不同，其地址線(xiàn)數(shù)也不同，而CPU的地址線(xiàn)數(shù)往往比存儲(chǔ)芯片的地址線(xiàn)數(shù)要多。通?？偸菍PU地址線(xiàn)的低位與存儲(chǔ)芯片的地址線(xiàn)相連。CPU地址線(xiàn)的高位或作存儲(chǔ)芯片擴(kuò)充時(shí)用，或作其他用法，如作片選信號(hào)等。例如，設(shè)CPU地址線(xiàn)為16位A15～A0，1K×4位的存儲(chǔ)芯片僅有10根地址線(xiàn)A9～A0，此時(shí)，可將CPU的低位地址A9～A0與存儲(chǔ)芯片地址線(xiàn)A9～A0相連。

當(dāng)前95頁(yè)，總共108頁(yè)。(2)數(shù)據(jù)線(xiàn)的連接。CPU的數(shù)據(jù)線(xiàn)數(shù)與存儲(chǔ)芯片的數(shù)據(jù)線(xiàn)數(shù)也不一定相等。此時(shí)，必須對(duì)存儲(chǔ)芯片擴(kuò)位，使其數(shù)據(jù)位數(shù)與CPU的數(shù)據(jù)線(xiàn)數(shù)相等。(3)讀/寫(xiě)命令線(xiàn)的連接。CPU讀/寫(xiě)命令線(xiàn)一般可直接與存儲(chǔ)芯片的讀/寫(xiě)控制端相連，通常高電平為讀，低電平為寫(xiě)。

當(dāng)前96頁(yè)，總共108頁(yè)。(4)片選線(xiàn)的連接。片選信號(hào)的連接是CPU與存儲(chǔ)芯片正確工作的關(guān)鍵。由于存儲(chǔ)器是由許多存儲(chǔ)芯片疊加組成的，哪一片被選中完全取決于該存儲(chǔ)芯片的片選控制端是否能接收到來(lái)自CPU的片選有效信號(hào)。

片選有效信號(hào)與CPU的訪(fǎng)存控制信號(hào)(低電平有效)有關(guān)，因?yàn)橹挥挟?dāng)CPU要求訪(fǎng)存時(shí)，才要求選擇存儲(chǔ)芯片。若CPU訪(fǎng)問(wèn)I/O，則為高，表示不要求存儲(chǔ)器工作。此外，片選有效