大規(guī)模集成電路集成電路工藝基礎(chǔ)及圖設(shè)計(jì)

大規(guī)模集成電路集成電路工藝基礎(chǔ)及圖設(shè)計(jì)第1頁(yè)/共109頁(yè)

集成電路的制造需要非常復(fù)雜的技術(shù)，它主要由半導(dǎo)體物理與器件專業(yè)負(fù)責(zé)研究。VLSI設(shè)計(jì)者可以不去深入研究，但是有必要了解芯片設(shè)計(jì)中的工藝基礎(chǔ)知識(shí)，才能根據(jù)工藝技術(shù)的特點(diǎn)優(yōu)化電路設(shè)計(jì)方案。對(duì)于電路和系統(tǒng)設(shè)計(jì)者來說，更多關(guān)注的是工藝制造的能力，而不是工藝的具體實(shí)施過程。由于SOC的出現(xiàn)，給IC設(shè)計(jì)者提出了更高的要求，也面臨著新的挑戰(zhàn)：設(shè)計(jì)者不僅要懂系統(tǒng)、電路，也要懂工藝、制造。第2頁(yè)/共109頁(yè)集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測(cè)單晶、外延材料掩膜版芯片制造過程封裝測(cè)試

系統(tǒng)需求第3頁(yè)/共109頁(yè)集成電路的設(shè)計(jì)過程：

設(shè)計(jì)創(chuàng)意

+

仿真驗(yàn)證集成電路芯片設(shè)計(jì)過程框架From吉利久教授是功能要求行為設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化——網(wǎng)表時(shí)序仿真布局布線——版圖后仿真否是否否是Singoff—設(shè)計(jì)業(yè)—第4頁(yè)/共109頁(yè)—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測(cè)試和封裝用掩膜版重復(fù)20-30次AA第5頁(yè)/共109頁(yè)集成電路芯片的顯微照片第6頁(yè)/共109頁(yè)1、電阻率：從電阻率上分，固體分為三大類。在室溫下：金屬：ρ<0.001Ω·cm

半導(dǎo)體：ρ=0.001Ω·cm~10E9Ω·cm

絕緣體：ρ>10E9Ω·cm

制造集成電路所用的材料主要包括硅（Si）、鍺（Ge）等半導(dǎo)體，以及砷化鎵（GaAs）、鋁鎵砷（AlGaAs）、銦鎵砷（InGaAs）等半導(dǎo)體的化合物，其中以硅最為常用。2.1引言

1.IC制造基本原理

第7頁(yè)/共109頁(yè)2．導(dǎo)電能力隨溫度上升而迅速增加一般金屬的導(dǎo)電能力隨溫度上升而下降，且變化不明顯。但硅的導(dǎo)電能力隨溫度上升而增加，且變化非常明顯。

金屬是由金屬原子組成的晶格和自由電子組成的，實(shí)際參與導(dǎo)電的是自由電子。晶格是一直振動(dòng)的，和分子的熱運(yùn)動(dòng)相關(guān)。金屬之所以有電阻是由于晶格對(duì)自由電子的定向移動(dòng)的阻礙。而且由于溫度越高，晶格震動(dòng)越強(qiáng)烈，所以它的阻礙效應(yīng)就越明顯，這是金屬電阻隨溫度升高而變大的原因。對(duì)于半導(dǎo)體，它不像金屬那樣有很多自由電子，它的電子基本都被束縛在原子核上。所以它需要一定的溫度或者光來激發(fā)，是它的電子獲得足夠的能量，擺脫原子核的束縛，從而成為能夠參與導(dǎo)電的粒子。所以溫度升高，能夠參與導(dǎo)電的粒子就越多，電阻就越小。

2.1引言

1.IC制造基本原理

第8頁(yè)/共109頁(yè)3．半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)而發(fā)生顯著變化一般材料純度在99.9％已認(rèn)為很高了，有0.1％的雜質(zhì)不會(huì)影響物質(zhì)的性質(zhì)。而半導(dǎo)體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質(zhì)磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導(dǎo)電能力。2.1引言

1.IC制造基本原理

第9頁(yè)/共109頁(yè)6、P型和N型半導(dǎo)體兩種載流子：帶負(fù)電荷的電子和帶正電荷的空穴。純凈硅稱為本征半導(dǎo)體。本征半導(dǎo)體中載流子的濃度在室溫下：T＝300K當(dāng)硅中摻入Ⅴ族元素P時(shí)，硅中多數(shù)載流子為電子，這種半導(dǎo)體稱為N型半導(dǎo)體。施主雜質(zhì)當(dāng)硅中摻入Ⅲ族元素B時(shí)，硅中多數(shù)載流子為空穴，這種半導(dǎo)體稱為P型半導(dǎo)體。受主雜質(zhì)

2.1引言

1.IC制造基本原理

第10頁(yè)/共109頁(yè)

2.工藝類型簡(jiǎn)介按所制造器件結(jié)構(gòu)的不同，可把工藝分為雙極型和MOS型兩種基本類型。雙極工藝制造的器件，它的導(dǎo)電機(jī)理是將電子和空穴這兩種極性的載流子作為在有源區(qū)中運(yùn)載電流的工具，這也是它被稱為雙極工藝的原因。

MOS工藝又可分為單溝道MOS工藝和CMOS工藝。單溝道MOS工藝又可分為PMOS工藝和NMOS工藝。第11頁(yè)/共109頁(yè)2.工藝類型簡(jiǎn)介根據(jù)工序的不同,可以把工藝分成三類：前工序、后工序及輔助工序。

1)前工序前工序包括從晶片開始加工到中間測(cè)試之前的所有工序。前工序結(jié)束時(shí)，半導(dǎo)體器件的核心部分——管芯就形成了。前工序中包括以下三類工藝：（1）薄膜制備工藝：包括氧化、外延、化學(xué)氣相淀積、蒸發(fā)、濺射等。（2）摻雜工藝：包括離子注入和擴(kuò)散。（3）圖形加工技術(shù)：包括制版和光刻。第12頁(yè)/共109頁(yè)2.工藝類型簡(jiǎn)介2)后工序后工序包括從中間測(cè)試開始到器件完成的所有工序,有中間測(cè)試、劃片、貼片、焊接、封裝、成品測(cè)試等。3)輔助工序前、后工序的內(nèi)容是IC工藝流程直接涉及到的工序，為保證整個(gè)工藝流程的進(jìn)行，還需要一些輔助性的工序，這些工序有：（1）超凈環(huán)境的制備：IC，特別是VLSI的生產(chǎn)，需要超凈的環(huán)境。（2）高純水、氣的制備：IC生產(chǎn)中所用的水必須是去離子、去中性原子團(tuán)和細(xì)菌，絕緣電阻率高達(dá)15MΩ·cm以上的電子級(jí)純水；所使用的各種氣體也必須是高純度的。

（3）材料準(zhǔn)備：包括制備單晶、切片、磨片、拋光等工序，制成IC生產(chǎn)所需要的單晶圓片。

第13頁(yè)/共109頁(yè)集成電路工藝分類：?jiǎn)纹呻娐罚汗杵矫婀に嚤∧ぜ呻娐罚罕∧ぜ夹g(shù)厚膜集成電路：絲網(wǎng)印刷技術(shù)第14頁(yè)/共109頁(yè)單片集成電路工藝單片集成電路工藝?yán)醚心?、拋光、氧化、擴(kuò)散、光刻、外延生長(zhǎng)、蒸發(fā)等一整套平面工藝技術(shù)，在一小塊硅單晶片上同時(shí)制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術(shù)使各元件在電性能上互相隔離。然后在硅片表面蒸發(fā)鋁層并用光刻技術(shù)刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導(dǎo)體單片集成電路。第15頁(yè)/共109頁(yè)集成電路是經(jīng)過很多道工序制成的。其中最基礎(chǔ)的工藝有：生產(chǎn)所需類型襯底的硅圓片工藝；確定加工區(qū)域的光刻工藝；向芯片中增加材料的氧化、淀積、擴(kuò)散和離子注入工藝；去除芯片上的材料的刻蝕工藝。集成電路的制造就是由這些基礎(chǔ)工藝的不同組合構(gòu)成的。2.2集成電路制造工藝簡(jiǎn)介

第16頁(yè)/共109頁(yè)2.2.1.硅圓片工藝晶片:只含有極少“缺陷”的單晶硅襯底圓片。“CZ法”生長(zhǎng)單晶硅目前晶體化的制程，大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。將一塊稱為籽晶的單晶硅浸入熔融硅中，然后在旋轉(zhuǎn)籽晶的同時(shí)緩慢地把其從熔融硅中拉起。結(jié)果，就形成圓柱形的大單晶棒。生長(zhǎng)時(shí)，可在熔融硅中摻入雜質(zhì)來獲得期望的電阻率。第17頁(yè)/共109頁(yè)晶圓尺寸：

４寸是１００ＭＭ８寸是標(biāo)準(zhǔn)的２００ＭＭ

１２寸是標(biāo)準(zhǔn)的３００ＭＭ第18頁(yè)/共109頁(yè)200mm商用直拉單晶硅切割后、加工過電路的硅圓片第19頁(yè)/共109頁(yè)單晶硅棒(400mm)大單晶棒切成薄的圓片（wafer）在大多數(shù)CMOS工藝中，圓片的電阻率為0.05到0.1Ω?cm，厚度約為500到1000微米。chip第20頁(yè)/共109頁(yè)半導(dǎo)體產(chǎn)業(yè)向前發(fā)展的兩大啟動(dòng)點(diǎn):不斷擴(kuò)大晶圓尺寸和縮小芯片特征尺寸12英寸晶圓所容裸芯片數(shù)是8英寸晶圓的2．5倍，所以12英寸晶圓比8英寸晶圓節(jié)省30％成本，采用12英寸晶圓的每個(gè)芯片所耗能量、水量比8英寸少40％。2002年12英寸晶圓制造設(shè)備量產(chǎn)，2008年全球擁有85條12英寸晶圓生產(chǎn)線.第21頁(yè)/共109頁(yè)半導(dǎo)體產(chǎn)業(yè)向前發(fā)展的兩大啟動(dòng)點(diǎn):不斷擴(kuò)大晶圓尺寸和縮小芯片特征尺寸同樣使用0.13微米的制程在300mm的晶圓可以制造大約427個(gè)處理器核心，300mm直徑的晶圓的面積是200mm直徑晶圓的2.25倍，出產(chǎn)的處理器個(gè)數(shù)卻是后者的2.385倍，并且300mm晶圓實(shí)際的成本并不會(huì)比200mm晶圓來得高多少，這種成倍的生產(chǎn)率提高顯然是所有芯片生產(chǎn)商所喜歡的。然而，硅晶圓在晶圓生產(chǎn)過程中，離晶圓中心越遠(yuǎn)就越容易出現(xiàn)壞點(diǎn)。因此從硅晶圓中心向外擴(kuò)展，壞點(diǎn)數(shù)呈上升趨勢(shì)，這樣我們就無法隨心所欲地增大晶圓尺寸。目前Intel的300mm尺寸硅晶圓廠可以做到0.065μm（65納米）的蝕刻尺寸。

第22頁(yè)/共109頁(yè)2.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜集成電路的基礎(chǔ)工藝技術(shù)是平面技術(shù)，首先將硅表面氧化，然后根據(jù)各元器件圖形在二氧化硅膜上開設(shè)窗口，通過該窗口進(jìn)行定域操作。多次實(shí)施這種平面工藝，在硅片表面形成各種平面的元器件以及互連。這種技術(shù)之所以能實(shí)施的關(guān)鍵在于：能比較容易地獲得適應(yīng)這些工藝的優(yōu)質(zhì)的二氧化硅膜，即可以在硅表面生成非常均勻的氧化層而幾乎不在晶格中產(chǎn)生應(yīng)力。

MOS是MetalOxideSemiconductorSilicon的縮寫。第23頁(yè)/共109頁(yè)1957年，人們?cè)谘芯堪雽?dǎo)體材料的特性時(shí)發(fā)現(xiàn)二氧化硅層具有阻止雜質(zhì)侵入的作用。這一發(fā)現(xiàn)直接導(dǎo)致了平面工藝技術(shù)的出現(xiàn)。2.2.2氧化工藝（Oxidation）－在硅片表面生成一層二氧化硅膜第24頁(yè)/共109頁(yè)1、SiO2薄膜在集成電路中的作用

在集成電路的制作過程中，要對(duì)硅反復(fù)進(jìn)行氧化，制備SiO2薄膜。SiO2薄膜在集成電路的制作過程中，主要有下列作用：光刻掩蔽膜(選擇擴(kuò)散的掩蔽層，離子注入的阻擋層)MOS管的絕緣柵材料（gateoxide)，高質(zhì)量要求電路隔離介質(zhì)或絕緣介質(zhì)，包括多層金屬間的介質(zhì)電容介質(zhì)材料器件表面保護(hù)或鈍化膜隔離氧化膜Fieldoxide第25頁(yè)/共109頁(yè)

2.熱氧化原理與方法

生長(zhǎng)SiO2薄膜的方法有多種，如熱氧化、陽(yáng)極氧化、化學(xué)氣相淀積等。其中以熱氧化和化學(xué)氣相淀積（CVD）最為常用。（1）熱氧化：熱氧化生成SiO2薄膜是將硅片放入高溫（1000～1200°C）的氧化爐內(nèi)，然后通入氧氣，在氧化環(huán)境中使硅表面發(fā)生氧化,生成SiO2薄膜。

熱氧化示意圖第26頁(yè)/共109頁(yè)根據(jù)氧化環(huán)境的不同，又可把熱氧化分為干氧法和濕氧法兩種。干氧法：如果氧化環(huán)境是純氧氣，這種生成SiO2薄膜的方法就稱為干氧法。機(jī)理：氧氣與硅表面的硅原子在高溫下以Si+O2=SiO2

式反應(yīng)，生成SiO2薄膜。優(yōu)點(diǎn)：SiO2薄膜結(jié)構(gòu)致密,排列均勻,重復(fù)性好，不僅掩蔽能力強(qiáng),鈍化效果好，而且在光刻時(shí)與光刻膠接觸良好，不宜浮膠。缺點(diǎn)：生長(zhǎng)速度太慢。第27頁(yè)/共109頁(yè)濕氧法：如果讓氧氣先通過95°C的去離子水，攜帶一部分水汽進(jìn)入氧化爐，則氧化環(huán)境就是氧氣加水汽，這種生成SiO2薄膜的方法就是濕氧法。機(jī)理:濕氧法由于氧化環(huán)境中有水汽存在，所以氧化過程不僅有氧氣對(duì)硅的氧化作用，還有水汽對(duì)硅的氧化作用，即Si+O2=SiO2

Si+2H2O=SiO2+2H2↑氧化環(huán)境中含有水汽，水汽和SiO2薄膜也能發(fā)生化學(xué)反應(yīng)，生成硅烷醇（Si-OH），即

SiO2+H2O→2（Si-OH）特點(diǎn)：速度快、質(zhì)量差

第28頁(yè)/共109頁(yè)

2.熱氧化原理與方法

熱氧化示意圖第29頁(yè)/共109頁(yè)（2）化學(xué)氣相淀積(ChemicalVaporDeposition)：指使一種或數(shù)種化學(xué)氣體以某種方式激活后在襯底表面發(fā)生化學(xué)反應(yīng)，從而在襯底表面生成所需的固體薄膜。用化學(xué)氣相淀積法生成SiO2薄膜，主要是用硅烷（SiH4）與氧按SiH4+2O2→SiO2↓+2H2O反應(yīng)，或用烷氧基硅烷分解生成SiO2薄膜。二氧化硅的化學(xué)汽相淀積：可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右第30頁(yè)/共109頁(yè)淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長(zhǎng)多晶硅薄膜。適當(dāng)控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足夠長(zhǎng)的時(shí)間，便可在硅表面淀積一層高純度的多晶硅。

采用在700°C的高溫下，使其分解：

利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對(duì)準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。第31頁(yè)/共109頁(yè)單晶硅的化學(xué)汽相淀積(外延)：一般地，將在單晶襯底上生長(zhǎng)單晶材料的工藝叫做外延，生長(zhǎng)有外延層的晶體片叫做外延片氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積第32頁(yè)/共109頁(yè)化學(xué)汽相淀積(CVD)CVD技術(shù)特點(diǎn)：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn)CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等（化學(xué)氣相淀積的種類有常壓化學(xué)氣相淀積（APCVD）、低壓化學(xué)氣相淀積（LPCVD）、等離子體化學(xué)氣相淀積（PECVD）、光致化學(xué)氣相淀積（photoCVD）等幾種。第33頁(yè)/共109頁(yè)APCVD反應(yīng)器的結(jié)構(gòu)示意圖第34頁(yè)/共109頁(yè)

LPCVD反應(yīng)器的結(jié)構(gòu)示意圖第35頁(yè)/共109頁(yè)平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖第36頁(yè)/共109頁(yè)物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場(chǎng)作用下，氣體放電形成的離子被強(qiáng)電場(chǎng)加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上第37頁(yè)/共109頁(yè)蒸發(fā)原理圖第38頁(yè)/共109頁(yè)

鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護(hù)膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護(hù)膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。第39頁(yè)/共109頁(yè)

2.2.3摻雜工藝

集成電路生產(chǎn)過程中要對(duì)半導(dǎo)體基片的一定區(qū)域摻入一定濃度的雜質(zhì)元素（五價(jià)磷或三價(jià)硼），形成不同類型的半導(dǎo)體層，來制作各種器件，這就是摻雜工藝。

摻雜工藝主要有兩種：擴(kuò)散和離子注入。1.擴(kuò)散工藝在熱運(yùn)動(dòng)的作用下，物質(zhì)的微粒都有一種從濃度高的地方向濃度低的地方運(yùn)動(dòng)的趨勢(shì)，這就是擴(kuò)散。第40頁(yè)/共109頁(yè)替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進(jìn)行磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大6～7個(gè)數(shù)量級(jí)第41頁(yè)/共109頁(yè)雜質(zhì)橫向擴(kuò)散示意圖第42頁(yè)/共109頁(yè)常用擴(kuò)散方法

(1)液態(tài)源擴(kuò)散：使保護(hù)氣體（如氮?dú)狻鍤猓┩ㄟ^含有雜質(zhì)元素的液態(tài)源，攜帶雜質(zhì)蒸氣進(jìn)入高溫?cái)U(kuò)散爐內(nèi)的石英管中，雜質(zhì)蒸氣經(jīng)高溫?zé)岱纸獠⑴c硅片表面的硅原子反應(yīng)，生成雜質(zhì)原子，然后以雜質(zhì)原子的形式向硅片內(nèi)擴(kuò)散。液態(tài)源擴(kuò)散具有設(shè)備簡(jiǎn)單、操作方便、重復(fù)性好等優(yōu)點(diǎn)，是生產(chǎn)中常采用的一種擴(kuò)散方式。第43頁(yè)/共109頁(yè)常用擴(kuò)散方法(2)片狀源擴(kuò)散：將含有雜質(zhì)元素的固態(tài)擴(kuò)散源作成片狀，并將它與硅片間隔放置在擴(kuò)散爐內(nèi)進(jìn)行擴(kuò)散。生產(chǎn)中摻硼擴(kuò)散時(shí)常采用的氮化硼（NB）擴(kuò)散就屬于片狀源擴(kuò)散。氮化硼擴(kuò)散示意圖第44頁(yè)/共109頁(yè)

(3)固—固擴(kuò)散：在硅片表面先生成一層含有一定量雜質(zhì)的薄膜，然后在高溫下使這些雜質(zhì)向硅片內(nèi)擴(kuò)散。磷、硼、砷等雜質(zhì)都可通過這種方式擴(kuò)散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。常用擴(kuò)散方法

固態(tài)源擴(kuò)散：如B2O3、P2O5、BN等第45頁(yè)/共109頁(yè)

(3)固—固擴(kuò)散：在硅片表面先生成一層含有一定量雜質(zhì)的薄膜，然后在高溫下使這些雜質(zhì)向硅片內(nèi)擴(kuò)散。磷、硼、砷等雜質(zhì)都可通過這種方式擴(kuò)散。摻雜的薄膜可以是摻雜的氧化物、多晶硅、氮化物等，其中以摻雜氧化物最為常用。

(4)涂層擴(kuò)散：將雜質(zhì)摻到化合物溶液中，并將這種含有雜質(zhì)的化合物溶液涂布在硅片表面，在保護(hù)環(huán)境下進(jìn)行高溫?cái)U(kuò)散。

SiO2乳膠是一種常用于涂層擴(kuò)散的化合物。常用擴(kuò)散方法

第46頁(yè)/共109頁(yè)

2.離子注入技術(shù)

將雜質(zhì)元素的原子離子化，使其成為帶電的雜質(zhì)離子，然后用電場(chǎng)加速這些雜質(zhì)離子,使其具有很高的能量（一般為幾萬(wàn)到幾十萬(wàn)電子伏特），并用這些雜質(zhì)離子直接轟擊半導(dǎo)體基片。摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定。第47頁(yè)/共109頁(yè)2.離子注入技術(shù)理論分析表明,硅片中注入的雜質(zhì)離子的分布近似為對(duì)稱高斯分布，雜質(zhì)濃度最大的地方離硅片表面有一定距離。Rp：平均深度p：穿透深度的標(biāo)準(zhǔn)差Nmax=0.4NT/pNT：?jiǎn)挝幻娣e注入的離子數(shù)，即離子注入劑量第48頁(yè)/共109頁(yè)離子注入的分布有以下特點(diǎn)：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關(guān)。并雜質(zhì)濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。2．離子注入最大值Nmax與注入劑量NT有關(guān)。而E0與NT都是可以控制的參數(shù)。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。第49頁(yè)/共109頁(yè)3、摻雜的均勻性好4、溫度低：小于600℃5、可以注入各種各樣的元素6、可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜第50頁(yè)/共109頁(yè)退火退火：也叫熱處理，集成電路工藝中所有的在不活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火。激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)第51頁(yè)/共109頁(yè)

2.2.4光刻工藝

IC由不同層次的材料組成的。每一層上的圖形各不相同。在每一層上形成不同圖形的過程叫光刻。版圖由代表不同類型“層”的多邊形組成。在IC工藝中制作每一層時(shí)，都需要用掩模版來確定在什么位置進(jìn)行摻雜、腐蝕、氧化等。光刻是確定集成電路加工區(qū)域的一種手段，即在確定的面積上進(jìn)行工藝加工。光刻的目的就是在二氧化硅或金屬薄膜上面刻蝕出與掩模版(Mask)上完全對(duì)應(yīng)的幾何圖形，從而實(shí)現(xiàn)選擇性摻雜、腐蝕、氧化等目的。集成電路是由多個(gè)不同的層構(gòu)成的(阱、擴(kuò)散/注入?yún)^(qū)、多晶硅、金屬等)，每個(gè)層的加工過程(從下往上進(jìn)行)，都是由一個(gè)完整的光刻工藝過程。第52頁(yè)/共109頁(yè)

2.2.4光刻工藝光刻三要素：光刻膠、掩膜版和光刻機(jī)光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體光刻膠受到特定波長(zhǎng)光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：曝光后可溶負(fù)膠：曝光后不可溶第53頁(yè)/共109頁(yè)第54頁(yè)/共109頁(yè)Si-襯底(a)硅襯底材料Si-襯底(c)光刻機(jī)曝光紫外光帶有圖形的光刻掩模版曝光的光刻膠(b)氧化生長(zhǎng)SiO2和淀積光刻膠之后光刻膠SiO2Si-襯底

2.2.4光刻工藝

下面以采用負(fù)膠光刻SiO2薄膜為例對(duì)光刻過程作一個(gè)簡(jiǎn)要介紹，光刻一般包括以下步驟。(1)涂膠(勻膠)：正膠和負(fù)膠。(2)前烘：烘干光刻膠。(3)對(duì)準(zhǔn)與曝光：使光刻膠發(fā)生光化學(xué)反應(yīng)。第55頁(yè)/共109頁(yè)

2.2.4光刻工藝

下面以采用負(fù)膠光刻SiO2薄膜為例對(duì)光刻過程作一個(gè)簡(jiǎn)要介紹，光刻一般包括以下步驟。(1)涂膠(勻膠)：正膠和負(fù)膠。(2)前烘：烘干光刻膠。(3)對(duì)準(zhǔn)與曝光：使光刻膠發(fā)生光化學(xué)反應(yīng)。(4)顯影:未受光照的膠被顯影液溶解掉（負(fù)膠），在表面形成膠的光刻窗口。(5)堅(jiān)膜(后烘)：保證膠與SiO2層的粘附質(zhì)量。(6)腐蝕：采用腐蝕液(濕法)或在等離子體中(干法)將無膠膜保護(hù)的SiO2層去除。(7)去膠。Si-襯底SiO2(f)去除光刻膠之后的結(jié)果Si-襯底SiO2(e)刻蝕SiO2之后烘烤后堅(jiān)硬的光刻膠SiO2Si-襯底(d)顯影并刻蝕掉光刻膠,利用化學(xué)方法或者等離子刻蝕SiO22烘烤后堅(jiān)硬的光刻膠化學(xué)或者等離子刻蝕第56頁(yè)/共109頁(yè)第57頁(yè)/共109頁(yè)

集成電路的集成度主要由光刻工藝到底能形成多么精細(xì)的圖形(分辨率，清晰度)，以及與其它層的圖形有多高的位置吻合精度(套刻精度)來決定的。因此，為提高光刻工藝的精度，除利用性能優(yōu)良的光刻膠外，還需要有性能良好的曝光系統(tǒng)。紫外光為光源的曝光方式:

接觸式曝光、接近式曝光、投影式曝光其它曝光方式:

X射線曝光、電子束曝光第58頁(yè)/共109頁(yè)常見的光刻曝光方法接觸式曝光：分辨率<0.5um;掩模版易損壞；容易累積缺陷；接近式曝光：硅片和掩模版之間的間隙在10~25um；對(duì)于可見光，分辨率約1um；對(duì)X-ray，分辨率可以很高；投影式曝光（目前最常用的）第59頁(yè)/共109頁(yè)投影式曝光系統(tǒng)WaferStepper第60頁(yè)/共109頁(yè)用光刻方法制成的微圖形，只給出了電路的形貌，并不是真正的器件結(jié)構(gòu)。因此需將光刻膠上的微圖形轉(zhuǎn)移到膠下面的各層材料上去，這個(gè)工藝叫做刻蝕。通常是用光刻工藝形成的光刻膠作掩模對(duì)下層材料進(jìn)行腐蝕，去掉不要的部分，保留需要的部分?？涛g技術(shù)可分成兩大類：濕法腐蝕：進(jìn)行腐蝕的化學(xué)物質(zhì)是溶液；干法腐蝕(一般稱為刻蝕)：進(jìn)行刻蝕的化學(xué)物質(zhì)是氣體。2.2.5刻蝕工藝（Etching)

——去除無保護(hù)層的表面材料的工藝第61頁(yè)/共109頁(yè)刻蝕工藝——濕法刻蝕濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法，用在線條較大的IC(≥3mm)；優(yōu)點(diǎn)：選擇性好；重復(fù)性好；生產(chǎn)效率高；設(shè)備簡(jiǎn)單；成本低；缺點(diǎn)：鉆蝕嚴(yán)重；對(duì)圖形的控制性差；廣泛應(yīng)用在半導(dǎo)體工藝中：磨片、拋光、清洗、腐蝕；第62頁(yè)/共109頁(yè)刻蝕工藝——干法刻蝕干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的。優(yōu)點(diǎn)：各項(xiàng)異性好，可以高保真的轉(zhuǎn)移光刻圖形；第63頁(yè)/共109頁(yè)集成電路制造主要工藝圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻、X射線光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入擴(kuò)散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射第64頁(yè)/共109頁(yè)2.3版圖設(shè)計(jì)技術(shù)

2.3.1硅柵MOS工藝簡(jiǎn)介硅除了以單晶的形式存在外，還以多晶的形式存在，稱為多晶硅。多晶硅從小的局部區(qū)域去看，原子結(jié)構(gòu)排列整齊;但從整體上看卻并不整齊。第65頁(yè)/共109頁(yè)硅柵工藝也叫自對(duì)準(zhǔn)工藝，它有利于減小柵－源和柵－漏之間的覆蓋電容。有源區(qū)是制作MOS晶體管的區(qū)域。硅柵工藝是先做柵極再做源、漏區(qū)，這是硅柵工藝和鋁柵工藝的根本區(qū)別。由于先做好硅柵再做源漏區(qū)摻雜，柵極下方受多晶硅柵保護(hù)不會(huì)被摻雜，因此在硅柵兩側(cè)自然形成高摻雜的源、漏區(qū)，實(shí)現(xiàn)了源－柵－漏的自對(duì)準(zhǔn)。第66頁(yè)/共109頁(yè)

硅柵NMOS管剖面圖

如圖是硅柵NMOS管的剖面結(jié)構(gòu)，多晶硅柵極的下面是很薄的一層SiO2，稱為柵氧，兩邊較厚的SiO2層稱為場(chǎng)氧化層，主要起隔離作用。

第67頁(yè)/共109頁(yè)NMOS管的簡(jiǎn)化結(jié)構(gòu)第68頁(yè)/共109頁(yè)(a)場(chǎng)氧化、光刻有源區(qū)；下面就以硅柵NMOS為例，簡(jiǎn)要介紹硅柵MOS管制造的基本工序。（１）對(duì)P型硅片進(jìn)行氮化，生成較薄的一層Si3N4，然后進(jìn)行光刻，刻出有源區(qū)后進(jìn)行場(chǎng)氧化。

Si3N4抗腐蝕能力強(qiáng)，高溫時(shí)抗氧化。能抵抗冷熱沖擊，在空氣中加熱到1000℃以上，急劇冷卻再急劇加熱，也不會(huì)碎裂。用來制造軸承、氣輪機(jī)葉片、機(jī)械密封環(huán)、永久性模具等機(jī)械構(gòu)件。氮化硅作掩膜可在硅襯底上沒有掩膜的其他地方選擇生長(zhǎng)氧化硅膜,這種氧化硅膜既能阻止各種形式的氧化且其本身又很難被氧化在微電子學(xué)中，場(chǎng)區(qū)是指一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)域，可以起到隔離晶體管的作用。

有源區(qū)和場(chǎng)區(qū)是互補(bǔ)的，晶體管做在有源區(qū)處，金屬和多晶硅連線多做在場(chǎng)區(qū)上。

CMOS工藝中的場(chǎng)區(qū)（即晶體管以外的區(qū)域）需要較厚的氧化層，目的是提高場(chǎng)開啟電壓，使其高于工作電壓，形成良好的隔離；同時(shí)減小金屬層或多晶硅與硅襯底之間的寄生電容。但僅靠增加場(chǎng)氧的厚度仍不能滿足對(duì)場(chǎng)開啟的要求（即滿足場(chǎng)在器件正常工作時(shí)不可能開啟的要求），還要對(duì)場(chǎng)區(qū)進(jìn)行注入，增加場(chǎng)區(qū)的摻雜濃度，阻止溝道的生成，進(jìn)一步提高開啟電壓。

第69頁(yè)/共109頁(yè)

N+注入（１）對(duì)P型硅片進(jìn)行氮化，生成較薄的一層Si3N4，然后進(jìn)行光刻，刻出有源區(qū)后進(jìn)行場(chǎng)氧化。（2）進(jìn)行氧化（柵氧化），在暴露的硅表面生成一層嚴(yán)格控制的薄SiO2層。（3）淀積多晶硅，刻蝕多晶硅以形成柵極及互連線圖形。（4）將磷或砷離子注入，多晶硅成為離子注入的掩膜（自對(duì)準(zhǔn)），形成了MOS管的源區(qū)和漏區(qū)；同時(shí)多晶硅也被摻雜，減小了多晶硅的電阻率。

柵氧化；

淀積多晶硅、刻多晶硅第70頁(yè)/共109頁(yè)淀積SiO2,刻接觸孔（5）淀積SiO2，將整個(gè)結(jié)構(gòu)用SiO2覆蓋起來，刻出與源區(qū)和漏區(qū)相連的接觸孔。（6）把鋁或其它金屬蒸上去，刻出電極及互連線。

蒸鋁、刻鋁電極和互連

氧化硅層生長(zhǎng)在沒有氧化硅阻擋層的區(qū)域上,由于氧化劑能夠通過襯底sio2層橫向擴(kuò)散,將會(huì)史氧化反應(yīng)從氮化硅薄摸的邊緣橫向擴(kuò)散,在氮化硅的邊緣到其內(nèi)部生成逐漸變薄的sio2層該部分的形狀和鳥的嘴部類似,通常叫鳥嘴.第71頁(yè)/共109頁(yè)

2.3.2P阱CMOS工藝簡(jiǎn)介

P阱CMOS工藝通常是在中度摻雜的N型硅襯底上首先作出P阱，在P阱中做N管，在N型襯底上做P管，工藝過程的主要步驟如圖所示。反相器第72頁(yè)/共109頁(yè)掩膜1：

P阱光刻具體步驟如下：1．生長(zhǎng)二氧化硅：第73頁(yè)/共109頁(yè)2．P阱光刻：涂膠、掩膜對(duì)準(zhǔn)、曝光、顯影、刻蝕3．去膠4．摻雜：摻入B元素第74頁(yè)/共109頁(yè)掩膜2：光刻有源區(qū)第75頁(yè)/共109頁(yè)掩膜3：光刻多晶硅第76頁(yè)/共109頁(yè)掩膜4

：P+區(qū)光刻

1、P+區(qū)光刻

2、離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對(duì)準(zhǔn)工藝。

3、去膠第77頁(yè)/共109頁(yè)掩膜5：

N+區(qū)光刻

1、N+區(qū)光刻

2、離子注入P+3、去膠第78頁(yè)/共109頁(yè)掩膜6

：光刻接觸孔第79頁(yè)/共109頁(yè)掩膜7

：光刻鋁引線1、淀積鋁2、光刻鋁第80頁(yè)/共109頁(yè)簡(jiǎn)化：右邊一列畫出的是左邊各主要步驟用到的掩膜版圖的俯視圖，左邊畫出的是各步驟器件的剖面圖，剖面圖的上面還畫出了掩膜版的側(cè)視圖，掩膜版?zhèn)纫晥D空心的地方表示對(duì)應(yīng)于下面器件剖面圖該處是透光的（空的）。掩膜版1：用來規(guī)定P阱的形狀、大小及位置。掩膜版2：用于確定薄氧化層。

掩膜版3：用來刻蝕多晶硅，形成多晶硅柵極及多晶硅互連線。第81頁(yè)/共109頁(yè)掩膜版4：確定需要進(jìn)行離子注入形成P+的區(qū)域。掩膜版5：用來確定需要進(jìn)行摻雜的N+區(qū)域，它實(shí)際上是P+掩膜版的負(fù)版，即凡不是P+的區(qū)域都進(jìn)行N+摻雜，包括NMOS管的柵區(qū)、源區(qū)和漏區(qū),摻雜之后在硅片表面覆蓋一層SiO2。掩膜版6：確定接觸孔，將這些位置處的SiO2刻蝕掉。掩膜版7：用于刻蝕金屬電極和金屬連線。

第82頁(yè)/共109頁(yè)反向器版圖及結(jié)構(gòu)剖面圖

第83頁(yè)/共109頁(yè)

2.3.3雙阱工藝及SOICOMS工藝簡(jiǎn)介

雙阱工藝通常是在N+或P+襯底上外延生長(zhǎng)一層厚度及摻雜濃度可精確控制的高純度硅層（外延層），在外延層中做雙阱（N阱和P阱），N阱中做P管，P阱中做N管。雙阱工藝的工藝流程除了阱的形成這一步要做雙阱以外，其余步驟與P阱工藝類似。第84頁(yè)/共109頁(yè)

工藝比較示意圖

(a)P阱工藝；(b)N阱工藝；第85頁(yè)/共109頁(yè)工藝比較示意圖

(c)SOICMOS工藝絕緣體上硅（SOI）的基本思想是在絕緣襯底上的薄硅膜中做半導(dǎo)體器件。例如在藍(lán)寶石上外延硅（SOS），在薄的硅層上用不同的摻雜方法分別形成N型器件和P型器件。第86頁(yè)/共109頁(yè)SOI有許多優(yōu)點(diǎn)：寄生電容小，速度更快；不存在阱，集成度更高；由于是絕緣襯底，因而無閂鎖效應(yīng)，無襯偏調(diào)制效應(yīng)，不存在場(chǎng)反型問題；抗輻照能力強(qiáng)；可實(shí)現(xiàn)三維集成電路；制造工序簡(jiǎn)單。SOI被譽(yù)為是21世紀(jì)的集成電路技術(shù)。第87頁(yè)/共109頁(yè)

2-3版圖設(shè)計(jì)技術(shù)1、內(nèi)容：設(shè)計(jì)規(guī)則規(guī)定了掩膜版各層幾何圖形寬度、間隔、重疊及層與層之間的距離等的最小容許值。2、設(shè)計(jì)規(guī)則的作用：是設(shè)計(jì)和生產(chǎn)之間的一個(gè)橋梁;是一定的工藝水平下電路的性能和成品率的最好的折中。第88頁(yè)/共109頁(yè)3、設(shè)計(jì)規(guī)則描述：微米設(shè)計(jì)規(guī)則：以微米為單位直接描述版圖的最小允許尺寸。λ設(shè)計(jì)規(guī)則：以λ為基準(zhǔn)的，最小允許尺寸均表示為λ的整數(shù)倍。λ近似等于將圖形移到硅表面上可能出現(xiàn)的最大偏差；如限制最小線寬為2λ，窄了線條就可能斷開，λ可以隨著工藝的改進(jìn)線性縮小，這就使設(shè)計(jì)變得更加靈活。第89頁(yè)/共109頁(yè)典型CMOS工藝層圖第90頁(yè)/共109頁(yè)2-４電參數(shù)設(shè)計(jì)規(guī)則2.4.1電阻值的估算１．薄層電阻（方塊電阻）引入意義：通過方塊電阻的概念就把版圖幾何尺寸和工藝縱向參數(shù)分開了

第91頁(yè)/共109頁(yè)第92頁(yè)/共109頁(yè)2.非矩形電阻的計(jì)算第93頁(yè)/共109頁(yè)第94頁(yè)/共109頁(yè)第95頁(yè)/共109頁(yè)3、溝道電阻MOS管的伏安特性通常是非線性的，為了估算它的性能，用“溝道電阻”來近似它的行為:R=k(L/W)k=1/μC0(VGS-VT)對(duì)于N溝和P溝MOS管，k的值一般在10000～

30000。

μ是載流子的表面遷移率。μ和VT是溫度的函數(shù),所以，溝道電阻、開關(guān)時(shí)間和功耗都隨溫度而變化。一般溫度每增加10℃，溝道電阻大約增加25%。第96頁(yè)/共109頁(yè)2.4.２MOS電容

集成電路器件結(jié)構(gòu)中導(dǎo)電層以絕緣介質(zhì)隔離就形成了電容。MOS集成電路中寄生電容主要包括MOS管的寄生電容以及由金屬、多晶硅和擴(kuò)散區(qū)連線形成的連線電容。1、MOS電容特性MOS結(jié)構(gòu)電容的特性，與柵極上所加電壓緊密相關(guān)，這是因?yàn)榘雽?dǎo)體的表面狀態(tài)隨柵極電壓的變化可處于積累層、耗盡層、反型層三種狀態(tài)。第97頁(yè)/共109頁(yè)第98頁(yè)/共109頁(yè)⑴、積累層對(duì)P型襯底材料上的N型MOS器件，當(dāng)Vg<0時(shí)，柵極上的負(fù)電荷吸引襯底中的空穴趨向硅的表面，形成積累層。這時(shí)，MOS器件的結(jié)構(gòu)就象平行平板電容器，柵極和高濃度空穴積累層分別是平板電容器的兩個(gè)極板。

C0=(ε0xε0/t0x)/A

式中ε0是真空