第2章2微處理器外部結(jié)構(gòu)和總線操作時序

四、8086CPU的引腳功能 CPU引腳生成系統(tǒng)總線:ABUS、DBUS、CBUS聯(lián)接ROM、RAM、I/O接口形成微型計算機(jī)。主存I/OI/O設(shè)備CPU引線DBABCB系統(tǒng)總線外圍電路（一）最小模式和最大模式概念最小模式： 在系統(tǒng)中只有一個微處理器。最大模式：兩個或多個微處理器（主處理器、協(xié)處理器8087、8089）（二）8086CPU的引腳及其功能 8086CPU的40條引腳信號可按功能分可分為四類，它們是：地址總線數(shù)據(jù)總線控制總線其它(時鐘與電源)。補(bǔ)充：指令周期、總線周期和時鐘周期指令周期（InstructionCycle）：執(zhí)行一條指令所需要的時間稱為指令周期，不同指令的指令周期不等長。總線周期（BusCycle）：CPU與外部交換信息總是通過總線進(jìn)行的，CPU的每一個這種信息輸入、輸出過程需要的時間稱為總線周期，每當(dāng)CPU要從存儲器或輸入輸出端口存取一個字節(jié)或字就需要一個總線周期。一個指令周期由一個或若干個總線周期組成。補(bǔ)充：指令周期、總線周期和時鐘周期時鐘周期（ClockCycle）：時鐘脈沖的重復(fù)周期稱為時鐘周期，由計算機(jī)的主頻決定。8086CPU的總線周期至少由4個時鐘周期組成，分別以T1、T2、T3、T4表示（T代表State）。一個總線周期完成一次數(shù)據(jù)傳輸，在T1期間由CPU輸出地址，在T2、T3、T4期間傳輸數(shù)據(jù)。（三）8086CPU共用引腳功能

1、AD15～AD0，地址/數(shù)據(jù)復(fù)用引腳 數(shù)據(jù)總線用來在CPU與內(nèi)存儲器（或I/O設(shè)備）之間交換信息；地址總線由CPU發(fā)出、用來確定CPU要訪問的內(nèi)存單元（或I/O設(shè)備）的地址信號。前者為雙向、三態(tài)信號，后者為輸出、三態(tài)信號。8086CPU共用引腳功能

2、A19/S6～A16/S3，地址/狀態(tài)總線復(fù)用，輸出，三態(tài)

T1：輸出20位地址信息的高4位 其它T周期：輸出狀態(tài)信息。S4和S3組合指出當(dāng)前正在使用的是哪個段寄存器。S5指示中斷允許標(biāo)志IF的狀態(tài)。

IF=1，允許可屏蔽中斷請求

IF=0，禁止可屏蔽中斷S6恒為低電平。S4、S3的編碼表S4S3

當(dāng)前使用的段寄存器

00 ES段寄存器

01 SS段寄存器

10 存儲器尋址時，使用CS段寄存器；對I/O 端口或中斷矢量尋址時，不需要使用段寄 存器

11 DS段寄存器8086地址線的說明8086的20條地址線訪問存儲器時可尋址1M字節(jié)內(nèi)存單元；訪問外部設(shè)備時，只用16條地址A15～A0，可尋址64K個I/O端口。8086CPU共用引腳功能

3、BHE/S7，高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用信號，輸出，三態(tài)T1：

BHE/S7=0，高8位數(shù)據(jù)有效。

BHE/S7=1，僅在數(shù)據(jù)總線 AD7～AD0上傳送8位數(shù)據(jù)。其它T周期：輸出狀態(tài)信號S7，在8086中沒有實際定義。8086CPU共用引腳功能

4、RD，讀信號，輸出，三態(tài)。

RD=0時有效，表示CPU正在進(jìn)行讀存儲器或讀I/O端口的操作。

RD=0與M/IO信號高電平配合，表示讀存儲器操作；

RD=0與M/IO信號低電平配合，表示讀I/O端口操作。8086CPU共用引腳功能 5、READY，準(zhǔn)備就緒，輸入信號當(dāng)被訪問的部件無法在8086CPU規(guī)定的時間內(nèi)完成數(shù)據(jù)傳送時，應(yīng)由該部件向CPU發(fā)出READY=L（低電平），使CPU處于等待狀態(tài)，插入一個或幾個等待時鐘周期TW。當(dāng)被訪問的部件完成數(shù)據(jù)傳輸時，被訪問的部件將使READY=H（高電平），CPU繼續(xù)運行。8086CPU共用引腳功能

6、TEST，測試輸入信號

在WAIT（等待）指令期間，8086CPU每隔5個時鐘周期對TEST引腳進(jìn)行采樣：若TEST為高電平，則CPU循環(huán)于等待狀態(tài)。若TEST為低電平，則CPU脫離等待狀態(tài)，繼續(xù)執(zhí)行后續(xù)指令。8086CPU共用引腳功能

7、INTR，可屏蔽中斷請求信號，輸入

8086CPU在每條指令的最后一個時鐘周期檢測此引腳信號，若為高電平，且同時：如果IF=1，則CPU就會在結(jié)束當(dāng)前指令后，響應(yīng)中斷請求，并且把控制轉(zhuǎn)移到相應(yīng)的中斷服務(wù)程序；如果IF=0，則CPU不響應(yīng)該中斷請求，繼續(xù)執(zhí)行下一條指令。8086CPU共用引腳功能 8、NMI，非屏蔽中斷請求信號，輸入

上升沿觸發(fā)信號，不能用軟件加以屏蔽。當(dāng)NMI從低電平變?yōu)楦唠娖綍r，該信號有效，8086CPU在完成當(dāng)前指令后，把控制轉(zhuǎn)移到非屏蔽中斷服務(wù)程序。8086CPU共用引腳功能 9、RESET，復(fù)位輸入信號

復(fù)位信號高電平至少應(yīng)保持4個時鐘周期，隨著RESET變?yōu)榈碗娖?，CPU就開始執(zhí)行再啟動過程。CPU復(fù)位之后，從FFFF0H單元開始讀取指令字節(jié)。8086CPU共用引腳功能 10、CLK，時鐘輸入端

為微處理器提供基本的定時脈沖

11、VCC，電源輸入 要求接上正電壓（+5V±10%）

12、GND，地線8086CPU共用引腳功能

13、MN/MX，最小/最大方式控制信號輸入端。

當(dāng)此引腳接+5V電壓（高電平）時，CPU工作于最小方式；若接地（低電平）時，CPU工作于最大方式。（四）最小方式下引腳信號的功能 1、M/IO，存儲器/輸入/輸出操作選擇控制信號，輸出，三態(tài)高電平：CPU和存儲器進(jìn)行數(shù)據(jù)傳輸。低電平：CPU和I/O設(shè)備進(jìn)行數(shù)據(jù)傳輸。在DMA方式下，M/IO被懸空為高阻態(tài)。最小方式下引腳信號的功能 2、WR，寫信號，輸出，三態(tài) 與M/IO信號相配合，完成CPU對存儲器或I/O端口的寫操作。最小方式下引腳信號的功能 3、INTA，中斷響應(yīng)信號，輸出，三態(tài) 當(dāng)CPU響應(yīng)可屏蔽中斷請求時，在中斷響應(yīng)周期的T2、T3和TW時鐘周期內(nèi)使INTA引腳變?yōu)榈碗娖接行?。它通知外設(shè)，其中斷請求已得到CPU允許，外設(shè)接口可以向數(shù)據(jù)總線上放置中斷類型號，以便取得相應(yīng)中斷服務(wù)程序的入口地址。最小方式下引腳信號的功能 4、ALE，地址鎖存允許信號，輸出 在任何一個總線周期的T1時鐘產(chǎn)生正脈沖，利用它的下降沿將地址信息存入地址鎖存器，目的是將地址信息保存起來，在傳送數(shù)據(jù)信息，達(dá)到地址信息與數(shù)據(jù)信息復(fù)用分時傳送的目的。最小方式下引腳信號的功能 5、DT/R，數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)，輸出高電平：CPU輸出（寫）數(shù)據(jù)到存儲器或I/O端口。低電平：CPU輸入（讀）數(shù)據(jù)。最小方式下引腳信號的功能 6、DEN，數(shù)據(jù)允許信號，輸出，三態(tài) 當(dāng)CPU訪問存儲器或I/O端口的總線周期的后一段時間內(nèi)和中斷響應(yīng)周期中，此信號低電平有效。DEN常被用做總線收發(fā)器的選通控制信號。在DMA方式時，DEN為懸空狀態(tài)。最小方式下引腳信號的功能 7、HOLD，總線保持請求信號，輸入

8、HLDA，總線保持響應(yīng)信號，輸出 系統(tǒng)中其它部件要求占用總線時，可通過HOLD施加一個高電平，如果CPU允許讓出總線控制權(quán)，就在當(dāng)前總線操作周期完成后，于T4時鐘在HLDA引腳送出一個高電平回答信號，同時，使地址/數(shù)據(jù)總線和控制總線處于懸空狀態(tài)，即CPU放棄對總線的控制權(quán)。（五）最大方式下引腳信號的功能

1、S2(M/IO)、S1(DT/R)、S0(DEN)

總線周期狀態(tài)信號，三態(tài)，輸出 指示當(dāng)前總線周期所進(jìn)行的操作類型。它們通過總線控制器8288進(jìn)行譯碼，產(chǎn)生相應(yīng)的訪問存儲器或I/O端口的總線控制信號。最大方式下引腳信號的功能

2、RQ/GT1(HLDA)、RQ/GT0(HOLD)，總線請求信號輸入/總線訪求允許信號輸出，雙向 這兩種信號線是為多處理機(jī)應(yīng)用而設(shè)計的，用于對總線控制權(quán)的請求和應(yīng)答，其特點是請求和允許功能由一根信號線來實現(xiàn)。 兩條控制線可以接兩個協(xié)處理器，規(guī)定RQ/GTO的優(yōu)先級高.最大方式下引腳信號的功能 3、LOCK（WR），總線封鎖信號，輸出，三態(tài) 若一條指令前加上前綴指令LOCK，則就能保證CPU在執(zhí)行此指令過程中，LOCK引腳始終是低電平，不會響應(yīng)總線請求。當(dāng)這條指令執(zhí)行完畢，LOCK引腳變?yōu)楦唠娖剑蜂N總線封鎖，從而CPU才能響應(yīng)總線請求。最大方式下引腳信號的功能 4、QS1(ALE)、QS0(INTA)，指令隊列狀態(tài)信號，輸出 指示BIU中指令隊列的狀態(tài)，以便外部協(xié)處理器進(jìn)行跟蹤。（六）8086在最小模式下的典型配置VCC8086CPU74LS373GDD74LS245DT/RGAB

RAMI/OI/O設(shè)備

CBBHE/S7DENDT/RRDWRA16~A19ALEAD0~AD15MN/MXCLKREADYRESETIOM/8284RESABDB8086在最小模式下的典型配置

在最小工作模式系統(tǒng)配置中，除了8086CPU外，還需要在外圍電路中加入：1片8284A，作為時鐘發(fā)生器。3片8282(8位鎖存器)或74LS373，作為地址鎖存器。2片8286/8287或74LS245，作為雙向總線收發(fā)器，以增加數(shù)據(jù)總線的驅(qū)動能力。（七）8086在最大模式下的典型配置8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O設(shè)備CBBHE/S7S0S1S2A16~A19

AD0~AD15MN/MXCLKREADYRESET8284RESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDB最大模式和最小模式之間的主要區(qū)別在最大模式下，需要增加一個轉(zhuǎn)換控制信號的電路，用來對CPU發(fā)出的控制信號進(jìn)行變換和組合，即8288總線控制器。8288接受8086CPU的狀態(tài)信號S2、S1和S0，經(jīng)過變換和組合，由8288產(chǎn)生并發(fā)出對存儲器或I/O端口的讀/寫信號，產(chǎn)生和發(fā)出對地址鎖存器8282及總線收發(fā)器8286的控制信號等。五、8086系統(tǒng)總線時序 CPU與外部設(shè)備交換信息總是通過總線進(jìn)行的。CPU的每一個這種信息輸入、輸出過程需要的時間稱為總線周期，每當(dāng)CPU要從存儲器或輸入輸出端口存取一個字或字節(jié)就需要一個總線周期。一個指令周期由一個或若干個總線周期組成。而執(zhí)行指令的一系列操作都是在時鐘脈沖CLK的統(tǒng)一控制下一步一步進(jìn)行的。（一）讀操作T1：地址周期M/IO20位或16位地址信號ALEBHEDT/RT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R讀操作T2：數(shù)據(jù)準(zhǔn)備周期AD15～AD0S7～S3DENRDT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R讀操作T3：數(shù)據(jù)讀取周期READYTW：等待周期READYT4：結(jié)束周期總線操作結(jié)束T4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IORDDENDT/R（二）寫操作與總線讀操作的不同之處：①AD15～AD0 ②WR ③DT/RT4T3T2T1CLKALEA19/S6~A16/S3AD15~AD0M/IOWRDENDT/R（三）中斷及中斷操作中斷：打斷主程序的正常執(zhí)行順序與I/O進(jìn)行數(shù)據(jù)傳送一種方法。硬件中斷：I/O部件產(chǎn)生的中斷。

NMI：不可屏蔽中斷，無中斷響應(yīng)過程，發(fā)生 中斷立即執(zhí)行。

INTR：可屏蔽中斷，當(dāng)IF=1允許，IF=0時禁 止。軟