計算機體系結構第四章

計算機組成與結構湖南大學計算機與通信學院4-1

第

四

章介

紹

計

算

機

組

成

4.0-1計算機的基本組成1.計算機由五大部件組成3.指令和數據用二進制表示4.指令由操作碼和地址碼組成2.指令和數據以同等地位存于存儲器，

可按地址尋訪5.存儲程序和程序控制一、馮·諾依曼計算機的特點5.存儲程序計算機組成與結構4-2湖南大學計算機與通信學院馮·諾依曼計算機硬件框圖——以存儲器為中心計算機組成與結構4-3湖南大學計算機與通信學院程序存儲器輸出設備輸入設備運算器控制器數據結果計算ALU主存輔存CPU主機I/O設備硬件CU2.現代計算機硬件框圖存儲器輸入設備運算器輸出設備控制器ALUCPU主機I/O設備CU主存計算機組成與結構4-4湖南大學計算機與通信學院4.0-2總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個部件的信息傳輸線，是各個部件共享的傳輸介質串行并行計算機組成與結構4-5湖南大學計算機與通信學院單總線（系統(tǒng)總線）單總線結構框圖CPU

主存I/O接口

I/O設備1

I/O設備2I/O接口…

I/O設備nI/O接口…計算機組成與結構4-6湖南大學計算機與通信學院總線的分類1.片內總線2.系統(tǒng)總線芯片內部的總線數據總線地址總線控制總線雙向與機器字長、存儲字長有關單向與存儲地址、I/O地址有關有出有入計算機各部件之間的信息傳輸線存儲器讀、存儲器寫總線允許、中斷確認中斷請求、總線請求計算機組成與結構4-7湖南大學計算機與通信學院計算機組成與結構湖南大學計算機與通信學院4-8一個簡單的計算機通常包括三個主要的子系統(tǒng)：中央處理單元（CentralProcessingUnit），也叫CPU。執(zhí)行多種操作并控制整個計算機，微處理器（Microprocessor）通常作為微機的CPU。存儲器（Memory）子系統(tǒng)。用來存儲CPU正在執(zhí)行的程序和數據。輸入/輸出（Input/Output）子系統(tǒng)，或I/O子系統(tǒng)。允許CPU與輸入輸出設備交互。比如個人計算機的鍵盤和顯示器，或者微波爐的面板和數字顯示等。計算機組成與結構湖南大學計算機與通信學院4-94.1基本的計算機組成

大多數計算機系統(tǒng)，包括三個主要部件：CPU子系統(tǒng)、存儲器子系統(tǒng)和I/O子系統(tǒng)。其一般組成如圖所示。圖4.1一般計算機的組成計算機組成與結構湖南大學計算機與通信學院4-10指令周期

指令周期（InstructionCycle）是微處理器完成一條指令處理的過程。包括讀?。‵etch），譯碼（Decode），執(zhí)行（Execute）三個階段。

取指令。即一次或多次存儲器讀總線操作。

譯碼指令。就是微處理器確定處理的是哪一條指令以便選擇正確的操作順序去執(zhí)行該指令。這一步完全在微處理器內完成，不需要使用系統(tǒng)總線。

執(zhí)行指令。指令不同，所執(zhí)行的操作及順序也不相同。執(zhí)行過程可以是從存儲器讀取數據，寫數據到存儲器，讀或寫數據到I/O設備，執(zhí)行CPU內部的操作，或者執(zhí)行多個上述操作的聯(lián)合，諸如此類，各不相同。計算機組成與結構湖南大學計算機與通信學院4-114.2CPU組成CPU控制整個計算機，內部有三大部分：寄存器部分（RegisterSection）、算術/邏輯單元（Arithmetic/LogicUnit，也叫ALU）、控制單元（ControlUnit）。如圖所示。圖4.3CPU組成圖計算機組成與結構湖南大學計算機與通信學院4-12CPU取指令過程的兩個重要寄存器：

程序計數器（programcounter），用來存放下一條要取的指令的地址。

指令寄存器（instructionregister），用來存儲從系統(tǒng)數據總線上讀取到的指令。

算術/邏輯單元執(zhí)行大部分的算術和邏輯運算，如加、與等操作。從CPU的寄存器部分取得操作數，運算結果再存回到寄存器部分。由于必須在一個時鐘周期內完成操作，只采用組合邏輯構造而成。

控制單元。同CPU控制整個計算機一樣，控制單元控制著CPU。計算機組成與結構湖南大學計算機與通信學院4-13

本節(jié)，從系統(tǒng)的角度介紹了CPU，但還沒有討論它的內部設計。在第六章中我們將講到幾種硬連線CPU的內部結構，包括寄存器、數據通路、控制單元等，所有的部件一起工作使得CPU完成正確的讀取、譯碼和執(zhí)行指令的操作。

微程序CPU有著同硬連線CPU一樣的寄存器、ALU和數據通路，但二者控制單元完全不同，它們將在第七章中討論。執(zhí)行算術運算的硬件，如ALU或獨立的浮點運算單元等，將在第六章和第八章中描述。計算機組成與結構湖南大學計算機與通信學院4-144.3存儲器子系統(tǒng)組成和接口

本節(jié)，我們將考察計算機中存儲器子系統(tǒng)的結構和功能。磁盤、磁帶、光盤高速緩沖存儲器（Cache）FlashMemory存儲器主存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動態(tài)RAM計算機組成與結構4-15湖南大學計算機與通信學院4.3.1存儲器的分類高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／存儲器三個主要特性的關系CPUCPU主機計算機組成與結構4-16湖南大學計算機與通信學院4.3.2主存儲器一、概述1.主存的基本組成存儲體驅動器譯碼器MAR控制電路讀寫電路MDR地址總線數據總線讀寫……………計算機組成與結構4-17湖南大學計算機與通信學院2.主存和CPU的聯(lián)系MDRMARCPU主存讀數據總線地址總線寫計算機組成與結構4-18湖南大學計算機與通信學院芯片容量二、半導體存儲芯片簡介1.半導體存儲芯片的基本結構譯碼驅動存儲矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數據線…地址線（單向）數據線（雙向）104141138計算機組成與結構4-19湖南大學計算機與通信學院二、半導體存儲芯片簡介1.半導體存儲芯片的基本結構譯碼驅動存儲矩陣讀寫電路片選線讀/寫控制線地址線…數據線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）CSCEWE（允許寫）WEOE計算機組成與結構4-20湖南大學計算機與通信學院存儲芯片片選線的作用用16K×1位的存儲芯片組成64K×8位的存儲器

32片當地址為65535時，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位計算機組成與結構4-21湖南大學計算機與通信學院0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16個存儲單元………07D07D位線讀/寫選通A3A2A1A0……2.半導體存儲芯片的譯碼驅動方式(存儲體的內部組成方式)(1)線選法(存儲體為線性組成)00000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

計算機組成與結構4-22湖南大學計算機與通信學院以16×8的存儲芯片為例A3A2A1A0A40,310,031,031,31

Y地址譯碼器X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法（存儲體為二維組成）00000000000,031,00,31……I/OD0,0讀計算機組成與結構4-23湖南大學計算機與通信學院以1024×1存儲芯片為例用1K

×

4位存儲芯片組成1K

×

8位的存儲器？片

4.3.3存儲器系統(tǒng)構成及其與CPU的連接1.存儲器容量的擴展(1)位擴展（增加存儲字長）10根地址線8根數據線DD……D0479AA0???21142114CSWE2片計算機組成與結構4-24湖南大學計算機與通信學院(2)字擴展（增加存儲字的數量）用1K

×

8位存儲芯片組成2K

×

8位的存儲器11根地址線8根數據線？片2片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS1計算機組成與結構4-25湖南大學計算機與通信學院(3)字、位擴展用1K

×

4位存儲芯片組成4K

×

8位的存儲器8根數據線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片計算機組成與結構4-26湖南大學計算機與通信學院

2.存儲器與CPU的連接

(1)地址線的連接(2)數據線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲芯片(6)其他時序、負載計算機組成與結構4-27湖南大學計算機與通信學院計算機組成與結構湖南大學計算機與通信學院4-28高位交叉（High-orderInterleaving），各芯片高位地址相同，同一芯片所有存儲單元在系統(tǒng)內存中相鄰。低位交叉（Low-orderInterleaving），各芯片低位地址相同。

計算機組成與結構湖南大學計算機與通信學院4-29課堂練習1：P124。習題6

用16×2存儲器芯片為一個有8位地址總線的計算機設計一個32×8存儲器子系統(tǒng)，該子系統(tǒng)帶高位交叉的地址。解：共需片，其中：字擴展=2倍

位擴展=4倍需根地址線進入芯片（片內地址選擇），片選電路需根地址線（片外地址選擇），剩下的3根地址線參與片選電路。計算機組成與結構湖南大學計算機與通信學院4-30高位交叉：第1組地址：00000000～00001111第2組地址：00010000～00011111計算機組成與結構湖南大學計算機與通信學院4-31低位交叉：第1組地址：00000000,00000010,00000100…,00011110第2組地址：00000001,00000011,00000101…,00011111A0A4A3A2A1計算機組成與結構湖南大學計算機與通信學院4-32課堂練習2：設CPU有16根地址線，8根數據線，并用MREQ作為訪存控制信號，用WR作為讀寫控制信號?，F有1K×4的RAM芯片和2K×8的ROM芯片及74LS138譯碼器及各種門電路。按如下要求構成存儲器系統(tǒng)，并畫出CPU與存儲器連接圖：6000H~67FFH為系統(tǒng)程序區(qū)6800H~6BFFH為用戶程序區(qū)解:(1)寫出對應的二進制地址碼(2)確定芯片的數量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位計算機組成與結構4-33湖南大學計算機與通信學院(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM計算機組成與結構4-34湖南大學計算機與通信學院2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例2

CPU與存儲器的連接圖………計算機組成與結構4-35湖南大學計算機與通信學院計算機組成與結構湖南大學計算機與通信學院4-364.4I/O子系統(tǒng)組成和接口

輸入/輸出（I/O）設備，如鍵盤和硬盤，功能很不一樣，但都是I/O子系統(tǒng)的一部分。對系統(tǒng)設計者而言，CPU和各I/O設備之間的接口非常相似。

圖4.9：輸入設備的一般接口電路圖4.10：輸出設備的一般接口電路圖4.11：雙向輸入/輸出設備的一般接口電路計算機組成與結構湖南大學計算機與通信學院4-37圖4.9輸入設備：（a）接口（b）三態(tài)緩沖器的使能邏輯計算機組成與結構湖南大學計算機與通信學院4-38圖4.10輸出設備：（a）接口（b）寄存器的裝載邏輯計算機組成與結構湖南大學計算機與通信學院4-39圖4.11帶接口和使能/裝載邏輯的雙向輸入輸出設備計算機組成與結構湖南大學計算機與通信學院4-40I/O設備比CPU和存儲器慢得多，與CPU交互時，存在時序上的問題。如，CPU從硬盤中讀數據，可能磁盤驅動器要花幾個毫秒定位磁頭，以便讀取想要的數值，而這段時間，CPU可能已讀入不正確的數據，并且取譯執(zhí)行了成千上萬條指令。

就緒信號（READY）。一個狀態(tài)輸入信號，CPU用來同步與I/O設備的數據傳輸。

設置READY為低電平而生成的附加時鐘周期叫做等待狀態(tài)（waitstates）。

CPU也可使用READY同步與存儲器子系統(tǒng)之間的數據傳輸。計算機組成與結構湖南大學計算機與通信學院4-41

這些I/O接口在大型的計算機系統(tǒng)中性能很差。除了最小的系統(tǒng)外，CPU等待成千上萬個周期從I/O設備中取得數據，這是不可接受的。許多系統(tǒng)使用中斷（interrupt），以便CPU在等待慢得多的I/O設備時，可以執(zhí)行其它有用的工作。這些I/O接口也不適合于大量的數據傳輸。本章系統(tǒng)中，I/O設備和存儲器之間傳輸的每一個字節(jié)都必須通過CPU，對許多常見操作（如從磁盤向主存裝載一個程序）來說都效率低下。直接存儲器訪問（directmemoryaccess，或DMA）在數據傳輸中繞過CPU，執(zhí)行速度很快。在第10章討論中斷、DMA和其它I/O接口問題。計算機組成與結構湖南大學計算機與通信學院4-42課堂練習：習題四.19題WRITE計算機組成與結構湖南大學計算機與通信學院4-434.5相對簡單計算機

設計一個使用相對簡單CPU的計算機。有8KROM，起始地址為0；緊接著是8K的RAM；一個存儲器映射、地址為8000H的雙向I/O端口。

CPU。16位地址總線：A15－A0；8位數據總線：D7－D0；兩根控制線，READ和WRITE。因為使用存儲器映射I/O，不需要類似的控制信號。圖4.12，只包括了CPU的細節(jié)。圖4.12相對簡單計算機：只有CPU的細節(jié)計算機組成與結構湖南大學計算機與通信學院4-44

存儲器子系統(tǒng)。8KROM從地址0開始，包括從0到8K-1的所有地址，即0000000000000000～0001111111111111。8KRAM緊跟在ROM后面，地址從8K到16K-1，即0010000000000000～0011111111111111。為簡化設計，在存儲器子系統(tǒng)中，使用一個8K的ROM芯片和一個8K的RAM芯片。8K的存儲器有213個存儲單元，需要13位的地址輸入來進行片內選址，地址總線的A12～A0連接到兩塊存儲器芯片；剩下A15～A13用來做片選。

ROM芯片地址范圍0000000000000000～0001111111111111，其地址的最高三位總是000，即當A15A14A13=000時，ROM芯片必須有效。類似的，RAM芯片有效的條件是A15A14A13=001?？捎媒M合邏輯來實現這些功能，從而設置芯片的使能信號。

另外，還有ROM和RAM的讀、寫控制信號的連接。圖4.13展示了具有存儲器子系統(tǒng)細節(jié)的該計算機設計。計算機組成與結構湖南大學計算機與通信學院4-45圖4.13相對簡單計算機：存儲器細節(jié)計算機組成與結構湖南大學計算機與通信學院4-46

I/O子系統(tǒng)。系統(tǒng)指明一個雙向I/O端口，地址為8000H，即1000000000000000。用地址和控制信號來激勵該端口的輸入和輸出接口電路。非常類似圖4.11中的設計。用寄存器來存儲輸出到該設備的數據，用三態(tài)緩沖器傳遞來自該設備的輸入數據。只要作兩個修改。第一個很簡單，由于相對簡單CPU用的是存儲器映射I/O，因此將信號從電路中刪除。第二個是修改地址邏輯，以辨認地址8000H，而不是F0H，