《數(shù)字電子技術(shù)》復(fù)習(xí)題【文后附答案】

《數(shù)字電子技術(shù)》復(fù)習(xí)題【文后附答案】一、選擇題1．對(duì)于邏輯問(wèn)題表示方法中具有唯一性的是（）。A與-或式2．B或-與式C邏輯圖D卡諾圖（）。ABCD3．引起組合邏輯電路中競(jìng)爭(zhēng)與冒險(xiǎn)的原因是（）。A邏輯關(guān)系錯(cuò)誤B干擾信號(hào)C電路延時(shí)D電源不穩(wěn)定4．邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。A無(wú)B單C雙D多5．L=AB+C的對(duì)偶式為（）。AA+BCB(A+B)CCA+B+CDABC6．邏輯函數(shù)，其對(duì)偶函數(shù)F’為（）。ABC7．屬于組合邏輯電路的是（）。A觸發(fā)器B全加器C計(jì)數(shù)器8.時(shí)序邏輯電路中一定是含（）。A觸發(fā)器B組合邏輯電路C移位寄存器D譯碼器9.在何種輸入情況下，或非運(yùn)算的結(jié)果是邏輯0。（）A全部輸入是0B全部輸入時(shí)1C任一輸入為0，其他輸入為1D任一輸入為110.函數(shù)，使F=1的輸入ABC組合為（）。AABC=000BABC=010CABC=101DABC=11011.下列邏輯電路中為時(shí)序邏輯電路的是（）。A譯碼器B加法器C寄存器D數(shù)據(jù)選擇器12.能將輸出端直接相接完成線與的電路有（）。ATTL與門B或門C三態(tài)門D非門13.以下哪一條不是消除競(jìng)爭(zhēng)冒險(xiǎn)的措施（）。A接入濾波電路B利用觸發(fā)器C加入選通脈沖D修改邏輯設(shè)計(jì)14.“異或”邏輯與以下哪種邏輯是非的關(guān)系。（）A與邏輯B或邏輯C同或邏輯15.n個(gè)變量，對(duì)應(yīng)的卡諾圖中有（）個(gè)方格。A2nB2nCnD以上都不對(duì)16.常用的一種3-8線譯碼器是（）。A74L148B74L138C744817.共陽(yáng)型七段數(shù)碼管各段點(diǎn)亮需要（A高電平B接電源C低電平18.計(jì)數(shù)器是（）。A時(shí)序邏輯器件B組合邏輯器件C定時(shí)器件19.以下何種電路具有記憶能力()。D非邏輯D74151）。D接公共端A門電路B組合邏輯電路C時(shí)序邏輯電路D多諧振蕩電路20.8421BCD碼110011.001表示十進(jìn)制為（）。A33.2B27C64D128二、填空題1．在時(shí)間與幅值上都連續(xù)的信號(hào)是（），在時(shí)間和幅值上離散的信號(hào)是（）。2．邏輯代數(shù)中三個(gè)最基本的運(yùn)算是（）、（）和（）。3.（1001101）2=（4．邏輯函數(shù)）10的反函數(shù)為（），對(duì)偶式為（）。5．?dāng)?shù)字電路按照是否有記憶功能通常可分為兩類：（6.n個(gè)變量組成的最小項(xiàng)有（）個(gè)。）電路和（）電路。7.邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)椋ǎ?、（）、（）?.觸發(fā)器按邏輯功能可以分為（）、（）、（）、（）和（）五種觸發(fā)器。9.D觸發(fā)器的特性方程是：（10.三態(tài)門有三種狀態(tài)：（）。）、（）和（）。11.TTL與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入（）電平。12.TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接（）電平。三、判斷題1.若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（）2.三態(tài)們的三種狀態(tài)分別為：高電平、低電平、不高不低的電平。（）3.編碼與譯碼是互逆的過(guò)程。（）4．式AB(C+D)是四變量A、B、C、D的最小項(xiàng)。()5．“或非”門電路的邏輯功能是：見“1”則“0”，全“0”則“1”。（）6．組合邏輯電路有記憶功能。（）7.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘cp控制。（）8．時(shí)序電路不含有記憶功能的器件。（）9．約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)做1，也可當(dāng)作0。（）10．L等于A和B的異或，其表達(dá)式是L=A+B。（）11．OC門實(shí)現(xiàn)“線與”時(shí)必須加上拉電阻。()12．三態(tài)門的三個(gè)輸出狀態(tài)分別是高電平、低電平和接地狀態(tài)。()13．多個(gè)三態(tài)門電路的輸出可以直接并接，實(shí)現(xiàn)邏輯與。()14．若AB=AC則B=C。()15．A與A異或的結(jié)