第十一章 電工電子課件

第11章

門電路和組合邏輯電路【學(xué)習(xí)目標(biāo)】1）了解數(shù)字電路的基本概念；掌握各種門電路的邏輯功能；2）掌握邏輯代數(shù)的基本運(yùn)算規(guī)律及化簡(jiǎn)的方法；3）掌握組合邏輯電路的分析步驟和方法；4）了解和熟悉各類常用中規(guī)模集成邏輯部件的邏輯功能、工作原理及應(yīng)用。【能力目標(biāo)】1）能夠識(shí)別各種門電路的邏輯符號(hào)；2）會(huì)分析組合邏輯電路的邏輯功能；3）培養(yǎng)查閱手冊(cè)合理選用組合集成部件的能力。11.1數(shù)字電路概述1.數(shù)字電路基本概念(1)數(shù)字信號(hào)與數(shù)字電路電子電路中，在時(shí)間上和幅度上都是連續(xù)變化的，稱為模擬信號(hào)。用于傳遞、加工和處理模擬信號(hào)的電路稱作模擬電路。在時(shí)間上和幅度上都是斷續(xù)變化的，稱為數(shù)字信號(hào)。用于傳遞、加工和處理數(shù)字信號(hào)的電子電路，稱作數(shù)字電路。

a）模擬信號(hào)

b）數(shù)字信號(hào)

數(shù)字電路主要研究輸出和輸入信號(hào)之間的對(duì)應(yīng)邏輯關(guān)系，其分析的主要工具是邏輯代數(shù)。數(shù)字電路特點(diǎn)：1）便于高度集成化。2）工作可靠性高、抗干擾能力強(qiáng)。3）數(shù)字信息便于長(zhǎng)期保存。4）數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)、成本低。5）保密性好。數(shù)字信息容易進(jìn)行加密處理，不易被竊取。

(2)數(shù)字電路的特點(diǎn)1）按構(gòu)成電路的半導(dǎo)體器件來分類，可分為雙極型（TTL）電路和單極型（CMOS）電路。2）按集成電路的集成度進(jìn)行分類，可分為小規(guī)模集成數(shù)字電路（SSI）、中規(guī)模集成數(shù)字電路（MSI）、大規(guī)模集成數(shù)字電路（LSI）和超大規(guī)模集成數(shù)字電路（VLSI）。3）按電路中元器件有無記憶功能可分為組合邏輯電路和時(shí)序邏輯電路。

(3)數(shù)字電路的分類

(4)高電平與低電平

如圖所示，S為受輸入信號(hào)控制的電子開關(guān)（二極管、三極管），當(dāng)二極管、三極管截止時(shí)相當(dāng)于S斷開，輸出為高電平；當(dāng)二極管、三極管導(dǎo)通時(shí)，相當(dāng)于S閉合，輸出為低電平。用1表示高電平、0表示低電平的情況稱為正邏輯；反之稱為負(fù)邏輯。獲得高、低電平的方法2.數(shù)制

(1)二進(jìn)制和十六進(jìn)制二進(jìn)制是以2為基數(shù)的計(jì)數(shù)體制。在二進(jìn)制中，每位只有0和1兩個(gè)數(shù)碼，它的進(jìn)位規(guī)律是逢二進(jìn)一，即1+1=10。十六進(jìn)制是以16為基數(shù)的計(jì)數(shù)體制，在十六進(jìn)制中，每位有0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六個(gè)不同的數(shù)碼，它的進(jìn)位規(guī)律是逢十六進(jìn)一，各位的權(quán)為16的冪。十進(jìn)制二進(jìn)制十六進(jìn)制十進(jìn)制二進(jìn)制十六進(jìn)制012345670000000100100011010001010110011101234567891011121314151000100110101011110011011110111189ABCDEF

2.不同數(shù)制間的轉(zhuǎn)換（1）非十進(jìn)制轉(zhuǎn)換為十進(jìn)制（2）十進(jìn)制轉(zhuǎn)換為非十進(jìn)制

下表中列出了十進(jìn)制、二進(jìn)制、十六進(jìn)制不同數(shù)制的對(duì)照關(guān)系。3.碼制

碼制是指利用二進(jìn)制代碼表示數(shù)字或符號(hào)的編碼方法。用二進(jìn)制碼表示十進(jìn)制碼的編碼方法稱為二-十進(jìn)制碼，即BCD碼。常用的BCD碼幾種編碼方式如表所示。8421碼5421碼2421碼余3碼（無權(quán)碼）格雷碼（無權(quán)碼）01234567890000000100100011010001010110011110001001000000010010001101001000100110101011110000000001001000110100101111001101111011110011010001010110011110001001101010111100000000010011001001100111010101001100100011.2門電路1.基本門電路（1）與門電路1）與邏輯若決定某一事物結(jié)果的所有條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系稱為與邏輯。如圖所示電路中，開關(guān)（條件）A與B都閉合時(shí)，燈亮（結(jié)果）才會(huì)發(fā)生，那么與和的關(guān)系就是與邏輯關(guān)系。邏輯函數(shù)表達(dá)式為L(zhǎng)=A﹒B。與邏輯電路舉例2）真值表把輸入、輸出變量所有相互對(duì)應(yīng)的邏輯值（狀態(tài)）列在一個(gè)表格內(nèi)，這種表格稱為邏輯函數(shù)的真值表，簡(jiǎn)稱真值表。二輸入變量與邏輯函數(shù)的真值表如表所示。3）邏輯符號(hào)實(shí)現(xiàn)與邏輯關(guān)系的邏輯電路稱為與門電路，與門電路邏輯符號(hào)如圖所示。

AB

L000110110001與門邏輯符號(hào)

（2）或門電路

1）或邏輯若決定某一事物結(jié)果的諸條件中只要有一個(gè)或一個(gè)以上條件具備時(shí)，結(jié)果就會(huì)發(fā)生，這種因果關(guān)系叫做或邏輯。實(shí)現(xiàn)或邏輯關(guān)系的邏輯電路稱為或門電路。下圖所示電路就是一個(gè)或邏輯事例。只要開關(guān)A或者B有一個(gè)或者兩個(gè)都合上時(shí)，燈L就會(huì)亮。

或邏輯電路舉例

2）或邏輯的不同表示方法如表所示。邏輯變量賦值同上述與邏輯。

邏輯表達(dá)式邏輯真值表或門邏輯符號(hào)邏輯規(guī)律ABL=A+B00110101有1出1全0出0邏輯式中的“+”表示“或”運(yùn)算，即邏輯加法運(yùn)算?；蜻壿嫷膸追N表達(dá)方法表

1）非邏輯只要某一條件具備了，事件便不發(fā)生，而當(dāng)此條件不具備時(shí)，事件一定發(fā)生，這樣的因果關(guān)系叫做非邏輯，也稱邏輯求反。下圖是一個(gè)非邏輯的例子。按照與邏輯的賦值規(guī)則，可得到非邏輯關(guān)系的不同表示方法如表所示。（3）非門電路非邏輯電路舉例邏輯表達(dá)式邏輯真值表非門邏輯符號(hào)邏輯規(guī)律AL0110進(jìn)0出1進(jìn)1出0邏輯表達(dá)式中變量A上邊的“－”號(hào)表示“非”運(yùn)算，即邏輯求反運(yùn)算。邏輯符號(hào)中的“○”代表非運(yùn)算。

非邏輯的幾種表達(dá)方法表名稱與非或非異或同或函數(shù)式真值表邏輯符號(hào)ABY001011101110AB

Y001010100110

AB

Y000011101110ABY001010100111

常見的有與非門、或非門、異或門、同或門，它們的表達(dá)方法列于下表中。（4）復(fù)合邏輯門2.集成邏輯門電路

（1）TTL與非門TTL與非門內(nèi)部基本結(jié)構(gòu)如圖所示，多發(fā)射極管V1為輸入級(jí)，V2為中間級(jí)，V3和V4組成輸出級(jí)。當(dāng)A、B中有一個(gè)或兩個(gè)為低電平時(shí)，對(duì)應(yīng)發(fā)射結(jié)正偏導(dǎo)通，VCC經(jīng)R1為V1提供基極電流。V2因沒有基極電流而截止，因此V3也截止。

當(dāng)A、B全為高電平或全部懸空（視為高電平輸入），VCC經(jīng)R1經(jīng)V1集電結(jié)為V2提供基極電流，V2導(dǎo)通。V2導(dǎo)通一方面為V3提供基極電流，使V3也導(dǎo)通，另一方面使V4截止。V3導(dǎo)通，V4截止輸出低電平。由此可見，所示電路實(shí)現(xiàn)了“有0為1，全1出0”的與非邏輯功能，是TTL與非門。a）內(nèi)部基本結(jié)構(gòu)

b）邏輯符號(hào)

【TTL與非門】（2）CMOS門電路

由金屬氧化物絕緣柵型場(chǎng)效應(yīng)（MOS）管構(gòu)成的單極型集成電路稱為CMOS電路。常用的CMOS門電路有反相器、與非門、或非門、傳輸門、三態(tài)門等。無論是TTL門電路還是CMOS門電路，它們都能實(shí)現(xiàn)相應(yīng)的邏輯功能?！綜MOS電路和TTL電路的比較：】1）CMOS電路的工作速度比TTL電路的低。2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強(qiáng)。4）CMOS電路的功耗比TTL電路小得多。5）CMOS集成電路的集成度比TTL電路高。

6）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)該以不影響電路的邏輯功能為原則，接地或接高電平。而TTL電路多余輸入端可以懸空，視為高電平輸入。3.組合邏輯電路（1）邏輯代數(shù)邏輯代數(shù)又稱為布爾代數(shù)，它描述客觀事物間的邏輯關(guān)系。根據(jù)三種基本邏輯運(yùn)算，可推導(dǎo)出一些基本公式和定律，形成了一些運(yùn)算規(guī)則。1）邏輯代數(shù)的基本公式、定律見后表。邏輯代數(shù)的基本公式和定律表

名稱公式0-1律0·0=00+0=00·1=00+1=11·1=11+1=10·A=00+A=A1·A=A1+A=1重疊律A·A=AA+A=A互補(bǔ)律還原律交換律結(jié)合律分配律反演律（德·摩根定理）吸收律2）邏輯代數(shù)的公式化簡(jiǎn)法

通常求得最簡(jiǎn)的與或式。最簡(jiǎn)與或式是指包含的乘積項(xiàng)最少，而且每個(gè)乘積項(xiàng)里的因子也最少的與或式。常用的化簡(jiǎn)方法列于表中。方法名稱所用公式方法說明并項(xiàng)法將兩項(xiàng)合并為一項(xiàng)，消去一個(gè)因子。A和B可以是一個(gè)邏輯式吸收法將多余的乘積項(xiàng)AB吸收掉消去法消去乘積項(xiàng)中的多余因子消去多余的項(xiàng)BC配項(xiàng)法或用該式乘某一項(xiàng)，可使其變?yōu)閮身?xiàng)，再與其它項(xiàng)合并化簡(jiǎn)。用該式在原式中配重復(fù)乘積項(xiàng)或互補(bǔ)項(xiàng)，再與其它項(xiàng)合并化簡(jiǎn)。（2）組合邏輯電路

由門電路組成，沒有記憶單元，任意時(shí)刻電路的輸出信號(hào)僅取決于該時(shí)刻輸入信號(hào)，與電路原來的狀態(tài)無關(guān)，這類數(shù)字電路稱為組合邏輯電路。組合邏輯電路的分析步驟如下：1）寫出輸出邏輯函數(shù)式。2）列真值表。3）分析邏輯功能。11.3

常用組合邏輯器件

1.編碼器

所謂編碼，就是用二進(jìn)制碼來表示給定的數(shù)字、字符或信息。（1）普通編碼器在普通編碼器中，任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。若輸入信號(hào)的個(gè)數(shù)N與輸出變量的個(gè)數(shù)n滿足N=2n，此電路稱為二進(jìn)制編碼器。若編碼器輸入為四個(gè)信號(hào)，輸出為兩位代碼，則稱為4線－2線編碼器。常見的編碼器有8線－3線，16線－4線等。（2）優(yōu)先編碼器

在優(yōu)先編碼器中，允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過在設(shè)計(jì)優(yōu)先編碼器時(shí)，已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。

【74LS148是常用的8線-3線優(yōu)先編碼器】a）符號(hào)圖

b）管腳圖

【74LS148的功能】如表所示。

輸入輸出1000000000××××××××111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×1111111011111100000101001110010111011111100101010101010101

2.譯碼器

譯碼是編碼的逆過程，即將每一組輸入二進(jìn)制代碼“翻譯”成為一個(gè)特定的輸出信號(hào)。實(shí)現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。若譯碼器輸入的是n位二進(jìn)制代碼，則其輸出端子數(shù)N≤2n。N=2n稱為完全譯碼，N<2n稱為部分譯碼。譯碼器分為變量譯碼器和顯示譯碼器。變量譯碼器有二進(jìn)制譯碼器和非二進(jìn)制譯碼器。顯示譯碼器按顯示材料分有發(fā)光二極管譯碼器和液晶顯示譯碼器；按顯示內(nèi)容分為文字、數(shù)字、符號(hào)譯碼器。（1）二進(jìn)制譯碼器（變量譯碼器）

變量譯碼器種類很多。常用的有TTL系列中的54/74HC138，54/74LS138；CMOS系列中的54/74HC138，54/74HCT138等。下圖所示為74LS138的符號(hào)圖，管腳圖。a）符號(hào)圖

b）管腳圖

【74LS138邏輯功能表】如表所示。輸入輸出A2

A1

A0×0111111111×00000000××××××00000101001110010111011111111111111111111111111011111101111110111111011111101111110111111011111101111111（2）顯示譯碼器

顯示譯碼器常見的是數(shù)字顯示電路，它通常由譯碼器，驅(qū)動(dòng)器和顯示器等部分組成。1）七段數(shù)碼顯示器如圖所示的半導(dǎo)體發(fā)光二極管顯示器是數(shù)字電路中使用最多的七段顯示器，它有共陰極和共陽極兩種接法。

a）管腳排列圖b）共陰極接線圖c）共陽極接線圖七段數(shù)碼顯示器發(fā)光段組合圖【字符顯示與發(fā)光段組合圖】如圖所示。

2）顯示譯碼器【顯示譯碼器74LS48的管腳排列圖】如圖所示。a）符號(hào)圖

b）管腳圖74LS48的功能表功能或十進(jìn)制數(shù)輸入輸出A3A2A1A0abcdefg滅燈試燈動(dòng)態(tài)滅零××0×10××××××××00000(輸入)1000000001111111000000001234567111×1×1×1×1×1×1×000000010010001101000101011001111111111111111100110000110110111110010110011101101100111111110000

74LS48的功能表(續(xù))功能或十進(jìn)