數字邏輯 第4章 存儲邏輯

簡化功能表1110RD輸入不變不變截止1導通0導通0V狀態(tài)OUT輸出TRTH××100110歸納出：TH、TR和Q：

1、1

出

0

；

0、0

出1

；

0、1

不變。555定時器的工作原理與邏輯功能復習555定時器應用1——組成單穩(wěn)態(tài)觸發(fā)器★短時照明燈★定時監(jiān)測電路應用uIuO555定時器應用2——組成施密特觸發(fā)器★脈沖幅度鑒別★波形的整形應用555定時器應用3——組成多諧振蕩器同步時序邏輯分析時序電路的結構：輸出方程：狀態(tài)方程：激勵方程：輸出方程：米里型時序電路（Mealy）摩爾型時序電路（Moore）組合邏輯電路觸發(fā)器1…QnX0Xn……………Q0Z0ZnY0Yn觸發(fā)器n輸出與輸入及狀態(tài)有關輸出只與狀態(tài)有關同步時序邏輯電路分析：同步時序分析步驟同步時序邏輯電路分析步驟：1、分清電路。確定輸入、輸出信號2、列出三個方程。激勵方程、輸出方程、狀態(tài)方程3、寫出狀態(tài)轉換真值表。4、畫出狀態(tài)轉換圖。5、描述邏輯功能。根據特征方程（RS、D、JK、T）邏輯電路激勵方程輸出方程狀態(tài)方程狀態(tài)轉換圖描述邏輯功能1、激勵、輸出方程2、狀態(tài)方程例2已知同步時序電路如圖，試分析電路邏輯功能。3、狀態(tài)表、狀態(tài)轉移圖

該時序電路是摩爾型2、狀態(tài)方程000001010101Q2Q1Q0110011111100有效狀態(tài)、無效狀態(tài)、自啟動123456CPQ0Q1Q20004、時序波形脈沖分配器5.邏輯功能輸出方程：Moore型時序電路激勵方程：1寫方程式分析下面同步時序電路的功能。例32求狀態(tài)方程JK觸發(fā)器的狀態(tài)方程：將各觸發(fā)器的激勵方程代入，即得電路的狀態(tài)方程：3列狀態(tài)表000001010011100101110111001011101111000010100110000011004畫狀態(tài)圖、時序圖狀態(tài)圖有效循環(huán)無效循環(huán)電路不能自啟動。5電路功能時序圖有效循環(huán)的6個狀態(tài)分別是0～5這6個十進制數字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進制同步加法計數器。當對第6個脈脈沖計數時，計數器又重新從000開始計數，并產生輸出Y＝1。第3章掌握內容●

1、RS、D觸發(fā)器的邏輯圖、功能表、符號、特征方程●

2、JK、T觸發(fā)器的邏輯圖、功能表、符號、特征方程●

3、鎖存器、寄存器、移位寄存器的區(qū)別與聯系●

5、中規(guī)模計數器的使用方法（異步、同步/清零、置數）●

6、555定時器構成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器●

7、米里型和摩爾型時序電路的結構及特點●

8、同步時序電路的分析步驟●

4、同步計數器與異步計數器的區(qū)別第4章第

4章第一節(jié)特殊存儲部件第二節(jié)隨機讀寫存儲器RAM第三節(jié)只讀存儲器ROM第四節(jié)FLASH存儲器第五節(jié)存儲器容量擴充存儲邏輯譯碼器寄存器組數據入n位地址計數器特殊存儲部件●

一、寄存器堆一個寄存器可以記憶4、8、16、32位……信息。寄存器堆結構DatainDataOut地址線WRRD寄存器堆第一節(jié)特殊存儲部件數據選擇器數據分配器每次只能讀出一個寄存器的數據位數的多少取決觸發(fā)器的個數一個寄存器只能記憶一個字記憶多個字-----需要多個寄存器一個字=n位雙端口寄存器雙端口輸出寄存器運算器E鎖存器B鎖存器A雙端口寄存器組EA0~3B0~3ABWRRD數據入A輸出B地址4位WRRD寄存器堆B輸出RDB地址4位A地址4位16個可以同時從寄存器堆中取出A、B兩個數寄存器隊列●

二、寄存器隊列以先進先出（FIFO）方式用若干個寄存器構成的小型存儲部件寄存器隊列●

三、寄存器堆棧以后進先出（LIFO）方式用若干個寄存器構成的小型存儲部件寄存器堆棧寄存器堆棧(c)出棧隨機讀寫存儲器第二節(jié)隨機讀寫存儲器隨機讀寫存儲器----RAM記憶部件雙極型MOS型動態(tài)靜態(tài)SRAMDRAM易失性存儲器優(yōu)點：讀寫方便，使用靈活缺點：斷線后存儲的數據會丟失●

一、RAM的結構地址譯碼讀寫電路地址碼讀/寫控制輸出數據輸入數據存儲矩陣將若干個存儲元排成矩陣形式，每個存儲元可以存儲一位二進制數0或11231、單譯碼結構需要一個譯碼器。每個存儲元只有一條選擇線（字線）。單譯碼結構（也稱字結構）：每次讀／寫時，選中一個字的所有存儲元?！?/p>

二、地址譯碼方法存儲器按存儲矩陣組織方式不同，可分為：單譯碼結構和雙譯碼結構。讀操作16×4（16個存儲單元，每個4位）單譯碼結構寫操作16×4（16個存儲單元，每個4位）單譯碼結構2、雙譯碼結構兩個地址譯碼器。每個存儲元有兩條選擇線

。能讀寫存儲元：行選線X和列選線Y有效時的交叉點存儲元。雙譯碼結構RAM：需要有X（行地址）和Y（列地址）。雙譯碼結構容易構成大容量存儲器。目前使用的RAM和EPROM，都使用雙譯碼形式雙譯碼結構讀操作16×1（4×4個存儲單元，每個1位）寫操作16×1（4×4個存儲單元，每個1位）雙譯碼結構隨機讀寫存儲器●

三、存儲元的結構●

1、SRAMSRAM存儲器：靜態(tài)隨機讀寫存儲器，與DRAM存儲器不同之處在存儲元電路的機理不一樣。SRAM存儲元，用一個鎖存器構成。SRAM存儲器結構芯片的位數：字長1位、4位、8位、16位、32位、64位等。32K×8位SRAM芯片邏輯圖與內部結構圖。/CS=0：芯片被選中，可以進行讀／寫操作/WE=0：執(zhí)行存儲單元寫操作，輸入緩沖器被打開，輸出緩沖器被關閉（兩者互鎖）/WE=1：執(zhí)行存儲單元讀操作，輸入緩沖器被關閉，輸出緩沖器被打開。DRAM存儲器：動態(tài)隨機讀寫存儲器。DRAM存儲器的存儲元不使用鎖存器，而是用１個小電容器。依賴電容C的充電電荷記存“1”“0”。優(yōu)點：非常簡單，集成度高，位成本較低。缺點：超過一定周期，電容電荷泄漏而可能丟失所存信息。措施：必須及時補充電荷，這種過程叫做刷新或再生?！?/p>

2、DRAM

(DynamicRAM)存儲元上數據線的工作情況存儲元數據線的工作情況輸出緩沖器輸入緩沖器刷新緩沖器(字線)(數據線)存儲元寫入：R/W=0輸入緩沖器打開讀出：R/W=1輸出緩沖器打開刷新：刷新控制線=1刷新緩沖器打開，讀出的1被寫入“1”DRAM讀寫控制1MX1DRAM存儲器芯片的外部接線存儲芯片外部接線地址線數據線讀/寫線片選線2114A0~A9D0~D3CSWE1K×4RAM2716A0~A10D0~D7CERD2K×8ROM隨機讀寫存儲器SRAM：靜態(tài)隨機讀寫存儲器，存儲元用一個鎖存器構成。DRAM：動態(tài)隨機讀寫存儲器。存儲元由１個小電容器構成。依賴電容C的充電電荷記存“1”“0”。必須定期補充電荷（刷新或再生）RAM——隨機讀寫存儲器優(yōu)點：讀寫方便，使用靈活缺點：斷線后存儲的數據會丟失動態(tài)靜態(tài)SRAMDRAMRAM復習SDRAM補充：SDRAM

——SynchronousDRAM同步動態(tài)存儲器在現有的標準動態(tài)存儲器中加入同步控制邏輯，利用一個單一的系統(tǒng)時鐘同步所有的地址數據和控制信號。SGRAM——SynchronousGraphicsRandom-AccessMemory同步圖形隨機存儲器一種圖形讀寫能力較強的顯存，由SDRAM改良而成。SGRAM讀寫數據時不是一一讀取，而是以"塊"（Block）為單位，從而減少了內存整體讀寫的次數，提高了圖形控制器的效率。用于視頻存儲。

DDR

（DDRSDRAM）——DoubleDataRateSDRAM雙倍速率同步動態(tài)隨機存儲器存儲器容量擴充●

五、存儲器容量擴充●

1、位擴展RAM芯片的描述2K×4256×81024×1要組成1K×8的存儲器1K×11K×41K×88片2片1片●

2、字擴展要組成8K×8的存儲器1K×82K×84K×88片4片2片●

3、容量擴展4K×18K×41K×8表示片內有多少條地址線存儲單元為2048/有11條地址線每個地址訪問4位二進制數據/有4條數據線D1D0D7…1KX1D0~D3D4~D71KX4D0~D71KX8存儲器容量擴充A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0需要多少個1K芯片片內地址線（10條）片內地址線（11條）片內地址線（12條）需要多少個2K芯片需要多少個4K芯片……需要多少個64K芯片片內地址線（16條）高位地址

6:64高位地址

5:32高位地址

4:16地址線增加一條容量增加一倍組成64K的存儲器需64片需32片需1片需16片例題1D0D7…CSCSCSCSD0~D3D0~D3D0~D3D0~D3D4~D7D4~D7D4~D7D4~D7256×4256×4256×4256×4例1現有256×4的存儲芯片若干，試問要組成1K×8的存儲器需要芯片多少片？畫出連線圖。解：字擴展需要4片，位擴展需要2片，共需要8片。000~0FFH100~1FFH300~3FFH200~2FFHY0Y1Y2Y32:4A8A91K×8A0A7…只讀存儲器第三節(jié)只讀存儲器特點：廠家按要求在芯片生產過程中已固化好半導體只讀存儲器．簡稱ROM(Read-onlyMemory)特點：存儲固定信息。預先把信息寫入到存儲器中，在操作過程中，只能讀出信息，不能寫入。1、

掩膜式只讀存儲器ROM非易失性存儲器一、

只讀存儲器ROM分類ROM出廠時其內部存儲的信息就已經“固化”在里邊了，所以也稱固定ROM。它在使用時只能讀出，不能寫入，因此通常用來存放固定數據、固定程序，比如存放引導、監(jiān)控程序只讀存儲器特點：用戶一次性寫入(現場可編程ROM)擦除速度慢，擦除時間約15到20分鐘EPROME2PROM紫外線擦除電擦除2、

一次編程只讀存儲器PROM

3、

多次改寫只讀存儲器PROM在出廠時，存儲的內容為全0(或全1)，用戶根據需要，可將某些單元改寫為1(或0)。PROM采用熔絲或PN結擊穿的方法編程，由于熔絲燒斷或PN結擊穿后不能再恢復，因此PROM只能改寫一次電擦除的速度很快（一般為毫秒數量級），可重復擦寫1萬次以上FLASH特點：集成度高、讀取速度快、再編程次數多具有RAMEEPROM的特點非易失性的存儲器

FLASH已廣泛用于U盤、MP3播放器、機頂盒、PC機主板的BIOS芯片等計算機外設中，甚至在一些網絡設備中（比如路由器、防火墻）也有應用。Intel公司于1988年推出的一種新型半導體存儲器4、

閃存FLASHFLASH比E2PROM容量大，價格貴一些，以扇區(qū)為單位進行擦除／編程寫入ROM結構●

二、掩膜ROM的結構A1A0W如果希望W2=1A1A0=10地址譯碼、存儲矩陣、輸出緩沖地址譯碼構成與門陣列WA0RVCC(+5V)D1D2A1利用行列交叉點上的晶體管的導通或截止來表示存1或存0。ROM結構D=W0+W1+W2D3D2D1D0=0111DW0W1W2RD1D2D3W1W2W0D存儲矩陣構成或門陣列當W2=1每個交叉點都是一個存儲元接二極管相當于存“1”沒接二極管相當于存“0”ROM結構輸入使用與陣列輸出使用或陣列A0A1A2與陣列或陣列Y0Y1Y2Y3每一條字線對應輸入變量的一個最小項ROM結構ROM的另一種表示形式

如果把ROM看作組合邏輯電路，則地址碼A1A0是輸入變量，數據碼D3~D0是輸出變量。輸出函數表達式：譯碼部分表達式：ROM與陣列固定或陣列可編程提問已知一個組合邏輯可以采用幾種電路形式來實現？1、直接用與門、或門、非門。2、用中規(guī)模組合邏輯電路：數據選擇器、譯碼器。3、PROM。BAYCA0A1D1D0D2D3BA110YY0數據選擇器ABCG1G2AG2BBAC“1”3:8譯碼器YCBAY例第4章掌握內容●

1、RAM和ROM的區(qū)別●

2、SRAM及DRAM的區(qū)別●

3、只讀存儲器的分類●

4、存儲器容量的擴充第5章第

5章第一節(jié)PLD的基本概念第二節(jié)現場可編程門陣列FPGA可編程邏輯可編程邏輯第一節(jié)PLD的基本概念可編程邏輯器件PLDPROMPLAGAL與陣列固定或陣列可編程與陣列或陣列均可編程PAL通用邏輯陣列與陣列可編程或陣列固定FPGAFieldProgrammableGateArrayProgrammableArrayLogicGenericArrayLogic最終邏輯結構和功能由用戶編程決定。特點PLD發(fā)展過程ProgrammableLogicDevice現場可編程門陣列數字邏輯電路中一定包含邏輯器件邏輯器件可編程邏輯器件固定邏輯器件可編程陣列（與）●

一、可編程陣列由與或陣列組成PLD結構特點PLD輸入緩沖門三態(tài)門XXX?●

1、與陣列輸出是輸入變量的與函數可編程陣列（或）●

2、或陣列輸出是輸入變量的或函數可編程陣列（與或）PLA與陣列可編程或陣列可編程PLD實現組合邏輯例題NOB3B2B1B0G3G2G1G0000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000例00011110000412801151391137151110261410B3B2B1B0G311111111自然二進制碼轉換位循環(huán)二進制碼用PLA與或邏輯實現。PLD類型●

5、PLD類型按照容量PLD分為簡單可編程邏輯器件SPLD復雜可編程邏輯器件CPLDIC管腳數：24~28IC管腳數：44~160簡單可編程邏輯器件SPLD的內部結構與陣列固定或陣列可編程………………輸入輸出(a)PROM與陣列可編程或陣列固定………………輸入輸出(c)PAL與陣列可編程或陣列可編程………………輸入輸出(b)PLA與陣列可編程或陣列固定………………輸入輸出(d)GAL一次可編程只讀存儲器可編程陣列邏輯可編程邏輯陣列通用陣列邏輯內部包含邏輯宏單元（觸發(fā)器）PLD類型復雜可編程邏輯器件CPLD的內部結構I/OI/OI/OI/OI/OI/O互連總線PLAPLD能做什么呢？

可以毫不夸張的講，PLD能完成任何數字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用PLD來實現。PLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設計一個數字系統(tǒng)。

通過軟件仿真，可以事先驗證設計的正確性。在PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設計而不必改動硬件電路。使用PLD來開發(fā)數字電路，可以大大縮短設計時間，減少PCB面積，提高系統(tǒng)的可靠性。PLD的這些優(yōu)點使得PLD技術在90年代以后得到飛速的發(fā)展，同時也大大推動了EDA軟件和硬件描述語言（HDL)的進步?，F場可編程門陣列第二節(jié)現場可編程門陣列FPGA-------FieldProgrammableGateArray特點不再受內部結構的限制，可以設計任何復雜的邏輯電路1、在編程上FPGA比CPLD具有更大的靈活性2、FPGA的集成度比CPLD高3、CPLD的速度比FPGA快4、CPLD的功耗要比FPGA大,且集成度越高越明顯?？傊?，FPGA和CPLD在執(zhí)行硬件描述語言上沒有區(qū)別。CPLD掉電不丟代碼，保密性好一些，成本也低一些，當然資源也少一些，不適合做比較大的項目。隨著FPGA價格降低，FPGA應用更加廣泛。FPGA與CPLD的區(qū)別提問已知一個組合邏輯可以采用幾種電路形式來實現？1、直接用與門、或門、非門。2、用中規(guī)模組合邏輯電路：數據選擇器、譯碼器。3、用PROM。BAYCA0A1D1D0D2D3BA110YY0數據選擇器ABCG1G2AG2BBAC“1”3:8譯碼器Y或陣列的容量是8。CBAY4、用PLA。CBAYROM實現全減器用ROM實現全減器。AiBiCi-1DiCi0000010100111001011101110110100101110001DiCiAiAiBiBiCi-1Ci-1問題字符發(fā)生器●

3、字符發(fā)生器D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●地址將字符的點陣預先存儲在ROM中，需要時順序給出地址碼，將點陣逐行讀出。A7A6A5A4A3A2A1A001010000010100010101001001010011010101000101010101010110輸出緩沖行譯碼器A2A1A0D4D3D2D1D0（地址掃描）（特征地址）（字符）地址范圍：50H~56H如何保存多個字符？●

三、ROM的應用●

1、代碼轉換器●

2、比較器字母R的7×5點陣字符發(fā)生器●

3、字符發(fā)生器ROM高位地址低位地址A0~A3A4~A10字符ASCII碼字符點陣的每一行D0~D7字符“A”占用410H~418H字符“9”占用390H~398HD7D6D5D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●●●08H14H22H41H41H7FH41H41H41H410H411H412H413H414H415H416H417H418H地址數據7×9點陣字符“B”占用420H~428H字符“3”占用330H~338HA10A9A8A7A6A5A4A3A2A1A0100000100001000001000110000010010100000100111000001010010000010101……ROM應用●

三、ROM的應用●

1、代碼轉換器例1試用ROM實現四位自然二進制碼轉換成四位循環(huán)碼。解：四位自然二進制碼為B3B2B1B0，四位循環(huán)碼為G3G2G1G0

。轉換器NOB3B2B1B0G3G2G1G0000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000G3G2G1G0B3B3B2B2B1B1B0B0固定的點陣比較器試用適當容量的ROM實現兩個兩位二進制數比較的比較器。例2解：兩個兩位二進制數分別為A1A0和B1B0。A1A0大于B1B0

時，F1＝1。A1A0等于B1B0

時，F2＝1。A1A0小于B1B0

時，F3＝1?！?/p>

2、比較器比較器NOA1A0B1B0F1F2F300000010100010012001000130011001401001005010101060110001701110018100010091001100101010010111011001121100100131101100141110100151111010F1F2F3A1A1A0A0B1B1B0B0數學函數表●

3、數學函數表兩個兩位二進制正整數的乘法運算。例3NOB1B0A1A0F3F2F1F0000000000100010000200100000300110000401000000501010001601100010701110011810000000910010010101010010011101101101211000000131101001114111001101511111001F3F2F1F0B1B1B0B0A1A1A0A0邏輯函數發(fā)生器有三個變量ABC，用ROM實現如下邏輯函數。例4F3F2F1F0A

A

BBCCNOABCF3F2