第7章總線系統(tǒng)

總線的基本概念總線結(jié)構(gòu)總線控制總線接口常用總線第七章總線系統(tǒng)計(jì)算機(jī)系統(tǒng)中各部件之間的互聯(lián)方式：分散式連接總線式連接7.1總線的基本概念總線：是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。7.1總線的基本概念總線的兩個(gè)基本特征：共享性：指多個(gè)部件連接在同一組總線上，各部件之間相互交換的信息都可以通過(guò)這組總線傳送。分時(shí)性：同一時(shí)刻總線只能在一對(duì)部件之間傳送信息，系統(tǒng)中的多個(gè)部件不能同時(shí)傳送信息。7.1總線的基本概念1.總線的特性：物理特性：指總線的物理連接方式。功能特性：總線中每一根線的功能。電氣特性：每一根線上信號(hào)的傳遞方向及有效電平范圍。時(shí)間特性：每根線在什么時(shí)間有效。7.1總線的基本概念2.總線的分類*注：按照不同的分類標(biāo)準(zhǔn)，有多種分類方法一、按照總線傳輸?shù)膬?nèi)容分類

（1）數(shù)據(jù)總線（2）地址總線（3）控制總線二、按照總線在單處理器系統(tǒng)中的位置，分為三類：（1）片內(nèi)總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。（片級(jí)總線）（2）系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件之間互相連接的總線。（內(nèi)部總線）（3）I/O總線：中、低速I/O設(shè)備之間互相連接的總線（外部總線）。7.1總線的基本概念3.總線的性能指標(biāo)總線寬度：數(shù)據(jù)總線的條數(shù)，用bit（位）表示，目前常用的是32位和64位數(shù)據(jù)總線?？偩€帶寬：總線上每秒能傳輸?shù)淖畲笞止?jié)量，單位是MB/s。例如，PCI總線的寬度為32位，總線時(shí)鐘頻率為33MHz，則最大數(shù)據(jù)傳輸速率為信號(hào)線數(shù)：地址、數(shù)據(jù)、控制總線的總和，信號(hào)線數(shù)與性能不成正比，但反映了總線的復(fù)雜程度。7.1總線的基本概念132MB/s?？偩€時(shí)鐘頻率：總線中各種信號(hào)的定時(shí)基準(zhǔn)?？偩€時(shí)鐘的周期稱為總線周期。（同步總線和異步總線）多路復(fù)用技術(shù)：為了提高總線效率，將數(shù)據(jù)總線與地址總線共用一組物理線路，總線在某一時(shí)刻傳輸?shù)刂反a，而在另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)7.1總線的基本概念4.總線的組成信號(hào)線：包括地址線、數(shù)據(jù)線、控制、時(shí)序和中斷信號(hào)線、電源線、備用線?？偩€控制器：總線判優(yōu)控制邏輯和通信控制邏輯。接口電路：總線與各個(gè)部件之間需要通過(guò)接口進(jìn)行連接。7.1總線的基本概念5.總線的數(shù)據(jù)傳輸方式串行傳送按順序傳送一個(gè)數(shù)碼的所有二進(jìn)制位，每次一位。被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并－串變換，稱為拆卸，反之稱為裝配。并行傳送對(duì)每個(gè)數(shù)據(jù)位需要單獨(dú)一條傳輸線，信息有多少二進(jìn)制位組成，就需要多少條傳輸線。并串傳送傳送單字節(jié)數(shù)據(jù)是采用并行方式，傳送多字節(jié)時(shí)才用串行方式。分時(shí)傳送傳輸線上采用總線復(fù)用方式傳送地址和數(shù)據(jù)信息；共享總線的部件分時(shí)使用總線。7.1總線的基本概念7.2總線結(jié)構(gòu)根據(jù)連接方式不同，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)有兩種基本類型：?jiǎn)慰偩€系統(tǒng)多總線系統(tǒng)CPU主存設(shè)備適配器設(shè)備適配器系統(tǒng)總線1、單總線結(jié)構(gòu)單總線結(jié)構(gòu)特點(diǎn)：優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，容易擴(kuò)充；缺點(diǎn)：共享總線的各個(gè)部件需要分時(shí)使用總線，所以信息傳輸吞吐量受到限制，會(huì)導(dǎo)致很大的時(shí)間延遲。CPU主存設(shè)備適配器設(shè)備適配器存儲(chǔ)總線系統(tǒng)總線由于CPU與主存交換數(shù)據(jù)的機(jī)會(huì)多，故增加了存儲(chǔ)總線解決此問(wèn)題，減輕了總線的負(fù)擔(dān)。2、雙總線結(jié)構(gòu)以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)

存儲(chǔ)總線（M總線）用來(lái)連接CPU和主存，I/O總線連接CPU和外部設(shè)備。但外部設(shè)備和主存交換信息仍需要占用CPU，影響了CPU的工作效率。以CPU為中心的雙總線結(jié)構(gòu)CPU主存設(shè)備適配器設(shè)備適配器IOPI/O總線三總線結(jié)構(gòu)系統(tǒng)總線存儲(chǔ)總線通道的功能：對(duì)外設(shè)的統(tǒng)一管理；完成外設(shè)與主存，CPU之間的數(shù)據(jù)傳送。3、三總線結(jié)構(gòu)主存總線：負(fù)責(zé)CPU和主存的信息傳遞；I/O總線：負(fù)責(zé)外設(shè)和CPU的信息傳遞；DMA總線：負(fù)責(zé)外設(shè)和主存的信息傳遞4、四總線結(jié)構(gòu)PCI總線結(jié)構(gòu)示意圖5、總線結(jié)構(gòu)舉例總線仲裁總線通信控制7.3總線控制連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)。CPU及I/O模塊都可以作為主設(shè)備提出總線請(qǐng)求。每次總線操作只能有一個(gè)主方占用總線控制權(quán)。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。一、總線仲裁按照總線仲裁電路的設(shè)置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。集中式鏈?zhǔn)讲樵兎绞接?jì)數(shù)器定時(shí)查詢方式獨(dú)立請(qǐng)求方式分布式總線仲裁（1）鏈?zhǔn)讲樵兎绞?.集中式仲裁中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口NBGBRBSBR-總線請(qǐng)求信號(hào)；BG-總線授權(quán)信號(hào)；BS-總線忙鏈?zhǔn)讲樵兊倪^(guò)程：總線仲裁器接到總線請(qǐng)求后，若BS=0，則總線授權(quán)信號(hào)串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口；假如BG到達(dá)的接口無(wú)總線請(qǐng)求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，該I/O接口就獲得了總線控制權(quán)，使BS=1。特點(diǎn)：判優(yōu)方法簡(jiǎn)單，擴(kuò)充設(shè)備容易；總線請(qǐng)求優(yōu)先級(jí)較低的設(shè)備容易被忽略；總線授權(quán)信號(hào)串行傳送，因設(shè)備的差錯(cuò)，容易造成堵塞。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁。缺點(diǎn)：對(duì)詢問(wèn)鏈的電路故障很敏感。（2）計(jì)數(shù)器定時(shí)查詢方式總線仲裁中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口NBRBS計(jì)數(shù)值地址線計(jì)數(shù)器定時(shí)查詢過(guò)程：各設(shè)備經(jīng)BR發(fā)出請(qǐng)求；總線仲裁電路判斷：當(dāng)BS=0時(shí)，開(kāi)始計(jì)數(shù)；計(jì)數(shù)值經(jīng)地址線送各設(shè)備：計(jì)數(shù)值=某設(shè)備地址，該設(shè)備獲總線授權(quán)；當(dāng)計(jì)數(shù)從0開(kāi)始時(shí)，誰(shuí)的地址號(hào)越小越優(yōu)先，當(dāng)計(jì)數(shù)值從終止點(diǎn)開(kāi)始，所有設(shè)備優(yōu)先級(jí)相同。優(yōu)點(diǎn)：比較靈活。缺點(diǎn)：線數(shù)比較多。（3）獨(dú)立請(qǐng)求方式中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口N總線仲裁BG0BR0BR1BG1BGnBRn過(guò)程：每個(gè)設(shè)備有獨(dú)立的總線請(qǐng)求線BR至總線仲裁；總線總裁也對(duì)每個(gè)設(shè)備送總線授權(quán)線。當(dāng)有總線請(qǐng)求時(shí)，有總線總裁內(nèi)部進(jìn)行判優(yōu)裁決。優(yōu)點(diǎn)：判優(yōu)及相應(yīng)的速度快；優(yōu)先次序控制靈活。缺點(diǎn)：設(shè)備、電路復(fù)雜。2.分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)?？偩€仲裁中央處理器設(shè)備接口0設(shè)備接口1設(shè)備接口N3121.總線的定時(shí)總線的一次信息傳送過(guò)程，大致可分為四個(gè)階段：總線請(qǐng)求及仲裁，尋址，信息傳送，結(jié)束階段定時(shí)：指事件出現(xiàn)在總線上的時(shí)序關(guān)系。數(shù)據(jù)傳送過(guò)程中采用兩種定時(shí)方式：

同步定時(shí)和異步定時(shí)

二、總線的定時(shí)和數(shù)據(jù)傳輸模式（1）同步定時(shí)同步總線讀操作時(shí)序同步總線寫(xiě)操作時(shí)序同步定時(shí)特點(diǎn)：出現(xiàn)在總線上的地址或數(shù)據(jù)都由統(tǒng)一的時(shí)鐘信號(hào)定時(shí)控制；具有較高的傳輸頻率；對(duì)所有模塊都用同一限時(shí)，必須按最慢速度部件來(lái)設(shè)計(jì)公共時(shí)鐘，當(dāng)各功能模塊存取時(shí)間相差很大時(shí)，會(huì)嚴(yán)重影響總線的工作效率，適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間應(yīng)比較接近的情況。（2）異步定時(shí)

沒(méi)有統(tǒng)一的時(shí)鐘周期劃分，不要求嚴(yán)格使用統(tǒng)一的動(dòng)作時(shí)間，而采取應(yīng)答方式，又叫握手方式，即當(dāng)主模塊發(fā)出請(qǐng)求信號(hào)時(shí)，一直等待從模塊反饋回來(lái)“響應(yīng)”信號(hào)后，才開(kāi)始通信。異步定時(shí)方式可分為不互鎖、半互鎖和全互鎖三種類型

異步定時(shí)異步總線讀操作時(shí)序主同步/請(qǐng)求信號(hào)從同步/響應(yīng)信號(hào)異步定時(shí)特點(diǎn)：無(wú)公共時(shí)鐘信號(hào)；掛在總線上的模塊的存取時(shí)間差別較大；傳送方式依靠應(yīng)答信號(hào)，總線周期長(zhǎng)度不固定。讀、寫(xiě)操作塊傳送操作寫(xiě)后讀、讀修改寫(xiě)操作廣播、廣集操作2.總線數(shù)據(jù)傳送模式用于連接主機(jī)與I/O設(shè)備的這個(gè)轉(zhuǎn)換機(jī)構(gòu)稱為I/O接口電路，簡(jiǎn)稱接口，接口也叫適配器7.4總線接口接口的主要功能：1．設(shè)置數(shù)據(jù)的寄存、緩沖邏輯，以適應(yīng)CPU與外設(shè)之間的速度差異；2．能夠進(jìn)行數(shù)據(jù)類型、格式等方面的轉(zhuǎn)換；3．能夠協(xié)調(diào)CPU和外設(shè)兩者在信息的類型和電平方面的差異；4．協(xié)調(diào)時(shí)序差異；5．地址譯碼和設(shè)備選擇功能；6．設(shè)置中斷和DMA控制邏輯，以保證在中斷和DMA允許的情況下產(chǎn)生中斷和DMA請(qǐng)求信號(hào)，并在接收到中斷和DMA應(yīng)答之后完成中斷處理和DMA傳輸。

各廠家生產(chǎn)的相同功能部件可以互換使用--總線的標(biāo)準(zhǔn)化總線標(biāo)準(zhǔn)：系統(tǒng)總線和設(shè)備總線。7.5常用系統(tǒng)總線及設(shè)備總線舉例1.總線的標(biāo)準(zhǔn)化2.系統(tǒng)總線（1）工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線（ISA總線）(IndustryStandardArchitecture）數(shù)據(jù)16位，地址24位，工作頻率8MHz，最大數(shù)據(jù)傳輸率16.67MB/S。

ISA總線是286時(shí)代所定義的8/16位總線，在PIII時(shí)代的主板甚至還保留1、2個(gè)ISA擴(kuò)充插槽。

ISA主要是用來(lái)匹配速度較慢的接口卡，如串/并行口卡、網(wǎng)絡(luò)卡等。通常PC內(nèi)ISA插槽用黑塑料制作。（2）擴(kuò)充的工業(yè)標(biāo)準(zhǔn)總線（EISA總線）(ExtendedIndustrialStandard

Architecture)ISA總線的增強(qiáng)版，數(shù)據(jù)和地址總線都是32位，工作頻率仍是8.33MHz，直接尋址范圍為4GB，最大傳輸率為33MB/S。與ISA具有良好的兼容性，同時(shí)發(fā)揮了32位處理器的功能，使之在圖形技術(shù)、網(wǎng)絡(luò)和數(shù)據(jù)處理等發(fā)揮作用。EISA插槽通常用褐色塑料制作。（3）視頻電子標(biāo)準(zhǔn)協(xié)會(huì)總線（VESA總線）(VideoElectronicStandardAssociation)為了支持早期高性能WINDOWS圖形顯示卡和存儲(chǔ)設(shè)備而設(shè)計(jì)此總線。速度高達(dá)40MHz，但是超過(guò)33MHz后穩(wěn)定性較差。最大傳輸率為133MB/S。但沒(méi)有流行多久就被PCI總線所代替。（4）PCI總線Peripheralcomponentinterconnect（周邊元件擴(kuò)展接口)由Intel公司1991年提出，很快為IBM，DEC，Compaq，Apple公司接受。后成立PCI集團(tuán)。目前PC計(jì)算機(jī)都以PCI為主的系統(tǒng)總線。PCI插槽形狀主要系統(tǒng)總線性能比較:好很好有有有無(wú)限132/264/52832/64位PCI差差無(wú)無(wú)無(wú)有限13232位VESA較好好無(wú)無(wú)有有限3332位EISA較好差無(wú)無(wú)無(wú)無(wú)816位總線數(shù)據(jù)總線帶寬（MB/S）猝發(fā)方式自動(dòng)配置并行工作支持3.3V規(guī)范性可擴(kuò)展性ISA（5）PCI-E總線

PCI-Express是最新的總線和接口標(biāo)準(zhǔn)，它原來(lái)的名稱為“3GIO”，是由英特爾提出的，很明顯英特爾的意思是它代表著下一代I/O接口標(biāo)準(zhǔn)。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，目前最高的16X2.0版本可達(dá)到10GB/s，而且還有相當(dāng)大的發(fā)展?jié)摿?/p>

PCIVSPCIExpressPCI采用并行的信號(hào)機(jī)制傳輸速率從33MT/S到266MT/S總線帶寬有32bit/64bit兩種支持邊帶(Sideband)信號(hào)控制Load-Store架構(gòu)內(nèi)存，I/O，配置PCI電源管理奇偶和ECC串行差分接口傳輸速率達(dá)到了10GB/s多種傳輸模式，非常靈活：1X，2X...32XIn-band控制LoadStore架構(gòu)內(nèi)存，I/O，配置和信息增強(qiáng)控制機(jī)制與目前的PCI軟件100%兼容高級(jí)電源管理高級(jí)RAS，支持熱插拔支持QoS(服務(wù)質(zhì)量)PCI-E總線與其他總