半導體工藝(自己總結(jié))

只是想多了解下工藝,因為自己不是學這個的,要補課啊....

是不是可以這么理解:

1.PADoxide：SiO2在LOCOS和STI形成時都被用來當作nitride的襯墊層，如果沒有這個SiO2襯墊層作為緩沖之用，LPCVDnitride的高張力會導致wafer產(chǎn)生裂縫甚至破裂，同時也作為NITRIDEETCH時的STOPLAYER

2.SACoxide：SacrificialOxide在gateoxidation之前移除wafer表面的損傷和缺陷，有助于產(chǎn)生一個零缺陷的wafer表面以生成高品質(zhì)的gateoxide;經(jīng)過HDP后PadOxide結(jié)構已經(jīng)被破壞了，可能無法阻擋后面Implant的離子。所以生長一層SacOxide，作為在后面Implant時對Device的保護。

3.BPSG含硼及磷的硅化物BPSG乃介于Poly之上、Metal之下，可做為上下兩層絕緣之用，加硼、磷主要目的在使回流后的Step較平緩，以防止Metalline濺鍍上去后，造成斷線

4.ONO（OXIDENITRIDEOXIDE）氧化層-氮化層-氧化層半導體組件，常以ONO三層結(jié)構做為介電質(zhì)（類似電容器），以儲存電荷，使得資料得以在此存取。在此氧化層-氮化層–氧化層三層結(jié)構，其中氧化層與基晶的結(jié)合較氮化層好，而氮化層居中，則可阻擋缺陷（如pinhole）的延展，故此三層結(jié)構可互補所缺.

5.spaceOxideRIEEtch:猜想應當是氧化物隔離的反應離子刻蝕（RIE-ReactiveIonEtch）

反應離子刻蝕是以物理濺射為主并兼有化學反應的過程。通過物理濺射實現(xiàn)縱向刻蝕，同時應用化學反應來達到所要求的選擇比，從而很好地控制了保真度?？涛g氣體（主要是F基和CL基的氣體）在高頻電場（頻率通常為13.56MHz）作用下產(chǎn)生輝光放電，使氣體分子或原子發(fā)生電離，形成“等離子體”（Plasma）。在等離子體中，包含有正離子（Ion)、負離子（Ion-）、游離基（Radical）和自由電子（e）。游離基在化學上是很活波的，它與被刻蝕的材料發(fā)生化學反應，生成能夠由氣流帶走的揮發(fā)性化合物，從而實現(xiàn)化學刻蝕。

6:IMD

Inter-Metal-Dielectric金屬絕緣層...(汗...........)

7:SOGspin-onglass旋涂玻璃用于平坦化.SOD是SPIN-ONDOPANTS?自旋轉(zhuǎn)摻雜劑?,具體作用不甚清楚了....

至于N-DEPL我懷疑是否是N耗盡區(qū)的意思,但是不是很清楚CMOS工藝中是如何實現(xiàn)這樣的一個層次的,它是環(huán)繞DIFF區(qū)域的一個可選層.莫非是反型的隔離?外延：外延生長之所以重要，在于外延層中的雜質(zhì)濃度可以方便的通過控制反應氣流中的雜質(zhì)含量加以調(diào)節(jié)，而不依賴于襯底中的雜質(zhì)種類與摻雜水平。外延技術可用于解決高頻功率器件的擊穿電壓與集電極串聯(lián)電阻對集電極電阻率持相反要求的矛盾；摻雜較少的外延層保證了較高的擊穿電壓，高摻雜的襯底則可以大大降低集電極的串聯(lián)電阻CVD需要高溫，反應過程為①，同時存在一競爭反應，②因此若四氯化硅的濃度太高，則硅反而會被侵蝕而非生長。硅通常是在低濃度區(qū)域生長。①式的反應是可逆的，如果進入反應爐的載氣中含有氯化氫，將會有去處或侵蝕的情況發(fā)生。實際上，此侵蝕動作可用來在外延生長前先清潔硅晶片表面，去處其表面的氧化物和其他雜質(zhì)。金屬有機物化學氣相沉積外延（MOCVD），一般使用在較低溫度下即可成為氣態(tài)的Ⅲ族元素有機化合物和Ⅴ族元素氫化物來反應，所以不需要高溫。只需要在襯底附近存在高溫區(qū)使得幾種反應物能夠在襯底附近發(fā)生化學沉積即可，爐體其他部分不需要高溫。如：。分子束外延生長MBE：MBE生長厚度具有原子級精度，可以非常精確地控制外延材料的組分和摻雜濃度，生長溫度較低。超晶格和異質(zhì)結(jié)場效應晶體管等可用此法實現(xiàn)?？涛g：干法刻蝕是以等離子體進行薄膜刻蝕的技術。一般是借助等離子體中產(chǎn)生的粒子轟擊刻蝕區(qū)，是各向異性的刻蝕技術。通常氮化硅、多晶硅、金屬以及合金材料采用干法刻蝕技術。濕法刻蝕是將被刻蝕材料浸泡在腐蝕液內(nèi)進行腐蝕的技術，是各項同性的刻蝕方法，利用化學反應過程去除待刻蝕區(qū)域的薄膜材料，通常氧化硅采用濕法刻蝕技術，有時金屬鋁也采用濕法刻蝕技術。摻雜：熱擴散法摻雜和離子注入法摻雜。熱擴散通常分兩個步驟進行;預沉積和推進。預沉積是在表面形成一層較薄但具有較高濃度的雜質(zhì)層，是一種恒定表面源的擴散過程。推進是利用預沉積形成的表面雜質(zhì)層做雜質(zhì)源。在高溫下將這層雜質(zhì)向硅晶體內(nèi)推進的過程，是限定表面源擴散過程，通常推進的時間較長，離子注入摻雜也分為兩個步驟：離子注入和退火再分布。在離子注入中，電離的雜質(zhì)離子經(jīng)靜電場加速打到晶圓表面，通過測量離子電流可嚴格控制劑量，而通過控制靜電場可以控制雜質(zhì)離子的穿透深度。通常離子注入的深度較淺且濃度較大，必須是他們重新分布，同時由于高能粒子的撞擊，導致硅結(jié)構的晶格發(fā)生損傷，所以要進行退火處理，通常在退火爐中進行。離子注入的優(yōu)點：⑴注入的離子是通過磁質(zhì)量分析器選取出來的，被選取的離子純度高，能量單一，從而保證了摻雜純度不受雜質(zhì)源純度的影響。⑵注入劑量范圍寬，每平方厘米注入的離子數(shù)目從都能夠通過離子注入實現(xiàn)。并且同一平面內(nèi)的雜質(zhì)均勻度可保證在的精度，保證了同一平面上的電學性質(zhì)的優(yōu)異性。⑶離子注入時，襯底一般保持在室溫或低于400攝氏度。因此，像二氧化硅、氮化硅、鋁和光刻膠等都可以用來作為選擇摻雜的掩膜。同時，溫度較低，可以避免高溫擴散所引起的熱缺陷。另外，由于注入的直進性，注入雜質(zhì)是按掩膜的圖形近于垂直入射，這樣的摻雜方法，橫向效應比熱擴散小的多。⑷離子注入是一個非平衡過程，不受雜質(zhì)在襯底材料中溶解度的限制，原則上對各種元素均可摻雜。⑸化合物半導體在高溫處理時，組分可能發(fā)生變化，采用離子注入時基本不存在這種問題。離子注入的缺點：①雜質(zhì)離子對半導體晶格有損傷這些損傷在某些場合是無法完全消除的；②難以得到很淺和很深的注入分布；③對高劑量的注入，產(chǎn)率要受到限制；④離子注入的設備相當昂貴。絕緣層的形成;在所有的硅工藝中，由于硼磷砷等雜質(zhì)在二氧化硅中的擴散系數(shù)遠遠小于在硅中的擴散系數(shù)，同時二氧化硅是非常好的絕緣體且耐擊穿能力非常強，因此利用硅的氧化技術可得到即可用作阻止離子注入及熱擴散的掩膜，又可被廣泛制作絕緣層的二氧化硅。人們已經(jīng)研究出多種用于形成氧化層的技術，如熱氧化、濕法陽極氧化、氣相技術、等離子陽極氧化等。當要求氧化硅和硅的界面要有低的電荷密度時，熱氧化是一種完善的技術。熱氧化制作氧化硅:干法氧化生成的氧化硅具有結(jié)構致密、干燥、均勻性和重復性好、掩膜能力強、與光刻膠粘附性好等優(yōu)點，而且是一種很理想的鈍化膜和字對準掩膜。但是干法氧化的生長速率慢，經(jīng)常使用干濕法相結(jié)合的方法。濕法氧化：當氧化層要放在金屬膜的上面時，CVD技術是唯一適用的。常用的有常壓CVD（APCVD）低壓CVD(LPCVD)和PECVD。隔離方法：局部氧化隔離LOCOS和淺溝槽隔離STI（ShallowTrenchIsolation）局部氧化隔離：氧在氮化硅中的擴散非常緩慢，當硅表面有一層氮化硅時，其覆蓋部分的硅表面將很難生成氧化物。此外，氮本身氧化過程也非常緩慢。由于氮化硅薄膜直接沉積在硅晶體表面時在界面處會存在非常高的張應力，因此，在實際氧化隔離操作時預先在硅表面沉積一層用來緩解硅襯底和氮化硅之間張應力的二氧化硅緩沖層，然后再沉積氮化硅。襯底中參雜濃度越高，就是說：襯底中加入了更多的P型原子，造成了更嚴重的晶格畸變；當往襯底中再加入