第5章：05存儲器擴(kuò)展

第五章半導(dǎo)體存儲器1存儲器簡介2存儲器的分類3計(jì)算機(jī)存儲結(jié)構(gòu)4半導(dǎo)體存儲器SRAM的結(jié)構(gòu)5CPU與存儲器的連接（重點(diǎn)）1存儲器簡介存儲器的定義：<廣義>信息的載體。結(jié)繩記事→甲骨→竹簡→雕刻→書畫→U盤、硬盤、軟盤、光盤。信息的存儲是各種科學(xué)技術(shù)得以存在和發(fā)展的基礎(chǔ)。五大類信息存儲技術(shù)印刷存儲技術(shù)（中國四大發(fā)明）縮微膠片存儲技術(shù)（1839England）磁存儲技術(shù)（1898Denmark）半導(dǎo)體存儲技術(shù)（20世紀(jì)60年代）光存儲技術(shù)（20世紀(jì)70年代）<狹義>計(jì)算機(jī)系統(tǒng)中專門用于存放一定量數(shù)字信息的器件。2存儲器的種類按介質(zhì)與機(jī)理分類機(jī)械式：打孔的帶子磁介質(zhì)：光存儲器：LD,CD,DVD半導(dǎo)體存儲器：集成電路鐵電存儲器等等動態(tài)磁媒介（有機(jī)械運(yùn)動）靜態(tài)磁媒介（無機(jī)械運(yùn)動）軟硬磁盤磁鼓磁帶磁卡磁墨水磁芯磁膜磁泡（老計(jì)算機(jī)內(nèi)存）按存取方式分類SAM：順序存取存儲器DAM：直接存取存儲器AM：關(guān)聯(lián)存取存儲器2存儲器的種類按計(jì)算機(jī)體系結(jié)構(gòu)分類微程序控制存儲器變址存儲器高速緩沖存儲器主存輔助存儲器后備存儲器2存儲器的種類半導(dǎo)體存儲器分類ROM(只讀，非易失性)RAM(隨機(jī)，讀寫同速，易失)MASKROMPROMEPROMEEPROMFLASHROM動態(tài)隨機(jī)存儲器需要刷新電路，靜態(tài)不需要速度：SRAM>DRAM集成度：SRAM<DRAM功耗：SRAM>DRAM單格：SRAM>DRAMSRAM靜態(tài)隨機(jī)存儲器DRAM動態(tài)隨機(jī)存儲器3計(jì)算機(jī)存儲器結(jié)構(gòu)一臺計(jì)算機(jī)存儲最基本的存儲要求1.用以暫時(shí)保存被處理的程序，數(shù)據(jù)，中間結(jié)果和最后結(jié)果的內(nèi)存能力2.用以永久記錄某些結(jié)果和程序以便將來再使用的外存能力同時(shí)對兩項(xiàng)能力的技術(shù)指標(biāo)是高速度ns級大容量G級低成本affordable高可靠性解決之道從物理低端解決問題，工藝，技術(shù)上提升4項(xiàng)指標(biāo)。從存儲體系結(jié)構(gòu)上解決問題。存儲時(shí)序上并行：一次訪問多個(gè)存儲單元交叉訪問：訪問一片存儲單元，流水線工作虛擬存儲器技術(shù)原理圖計(jì)算機(jī)存儲器結(jié)構(gòu)圖寄存器堆高速緩沖存儲器主存儲器聯(lián)機(jī)外部存儲器脫機(jī)外部存儲器存儲容量遞增單位價(jià)格遞減CPU訪問速度遞增CPU內(nèi)部寄存器堆主存儲器外部存儲器CPU內(nèi)部微機(jī)主板上8088微機(jī)存儲結(jié)構(gòu)4半導(dǎo)體存儲器SRAM內(nèi)部結(jié)構(gòu)存儲矩陣2n×N三態(tài)緩沖器地址譯碼器控制邏輯地址總線數(shù)據(jù)總線…CSWRRD★存儲矩陣★存儲矩陣：存放1，0單位存儲單元的有機(jī)組合（每n位分配一個(gè)地址，n稱為字長）存儲矩陣的容量一般表示如下：

210×8①每8個(gè)存儲位分配一個(gè)地址，每個(gè)地址對應(yīng)8位存儲位。②8個(gè)存儲位并行，要求8根數(shù)據(jù)線。③共有地址210個(gè)，即1K個(gè)地址空間。★地址譯碼器★地址譯碼電路的功能是根據(jù)地址選中相應(yīng)的存儲單元，將其與數(shù)據(jù)總線連通。兩種內(nèi)部譯碼方式：①單譯碼：1個(gè)地址空間對應(yīng)1根地址選中線。②雙譯碼：1根地址線可選中1行或1列地址空間，當(dāng)要選擇1個(gè)地址空間時(shí)需要2根地址線交叉選中?！锶龖B(tài)緩沖電路★三態(tài)緩沖電路實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)碾p向放大，雙向驅(qū)動，與格式轉(zhuǎn)換?！锟刂七壿嬰娐贰锎鎯ζ鞯目刂菩盘栔饕ㄆx（當(dāng)片選無效時(shí)，數(shù)據(jù)總線浮空，存儲器不工作），讀寫方向，DRAM刷新。5CPU與存儲器的連接CPU時(shí)序與存儲器時(shí)序的配合CPU總線的負(fù)載能力存儲器的組成存儲芯片地址的分配★存儲器的組成★多片存儲器芯片共同組合在一起為CPU提供一定的內(nèi)存空間，有時(shí)是每片存儲芯片各獲得一段內(nèi)存地址。有時(shí)是多片存儲芯片共用一段內(nèi)存地址。按位擴(kuò)展按字?jǐn)U展混合擴(kuò)展共用地址線，P137頁，圖5－6共用數(shù)據(jù)線，P139頁，圖5－8P138頁，圖5－7★存儲芯片地址的分配★※每組存儲芯片地址和CPU低地址連接?！檬Ｓ嗨懈呶坏刂纷g碼后連接不同芯片組的片選，當(dāng)前只選擇一組存儲芯片工作。※其優(yōu)點(diǎn)是能保證每組存儲芯片的地址不重疊（即每個(gè)地址單元只能使用一個(gè)唯一的地址來訪問）而且每組存儲芯片所占地址連續(xù)。全譯碼：※每組存儲芯片地址和CPU低地址連接。※只利用部分高位地址（或不用）譯碼連接不同芯片組的片選。※其優(yōu)點(diǎn)是譯碼電路簡單，但會導(dǎo)致地址重疊（即每個(gè)地址單元可以用不同的地址來訪問）部分譯碼：存儲地址譯碼電路74LS138經(jīng)常用來作為存儲器的譯碼電路。

G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效74LS138的真值例：4KBRAM的連接（用RAM芯片2114組成）（1）已知2114的容量為：1024×4；計(jì)算出所需的芯片數(shù)（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量（3）控制線，數(shù)據(jù)線，地址線的連接：有線選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。用2114芯片組成4KRAM線選控制譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

地址分配用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

譯碼器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配2/4譯碼用2114芯片組成4KRAM全局譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64譯

碼

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配6/64譯碼線選譯碼方式地址分布(地址有重疊)A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH局部譯碼方式