IC芯片封裝流程課件

IntroductionofICAssemblyProcess

IC封裝工藝簡介FOL–BackGrinding背面減薄Taping粘膠帶BackGrinding磨片De-Taping去膠帶將從晶圓廠出來的Wafer進(jìn)行背面研磨，來減薄晶圓達(dá)到

封裝需要的厚度（8mils~10mils）；磨片時(shí)，需要在正面（ActiveArea）貼膠帶保護(hù)電路區(qū)域

同時(shí)研磨背面。研磨之后，去除膠帶，測(cè)量厚度；FOL–WaferSaw晶圓切割WaferMount晶圓安裝WaferSaw晶圓切割WaferWash清洗將晶圓粘貼在藍(lán)膜（Mylar）上，使得即使被切割開后，不會(huì)散落；通過SawBlade將整片Wafer切割成一個(gè)個(gè)獨(dú)立的Dice，方便后面的

DieAttach等工序；WaferWash主要清洗Saw時(shí)候產(chǎn)生的各種粉塵，清潔Wafer；FOL–2ndOpticalInspection二光檢查主要是針對(duì)WaferSaw之后在顯微鏡下進(jìn)行Wafer的外觀檢查，是否有出現(xiàn)廢品。ChippingDie

崩邊FOL–DieAttach芯片粘接WriteEpoxy點(diǎn)銀漿DieAttach芯片粘接EpoxyCure銀漿固化EpoxyStorage：

零下50度存放；EpoxyAging：

使用之前回溫，除去氣泡；EpoxyWriting：

點(diǎn)銀漿于L/F的Pad上，Pattern可選；FOL–DieAttach芯片粘接芯片拾取過程：

1、EjectorPin從wafer下方的Mylar頂起芯片，使之便于

脫離藍(lán)膜；

2、Collect/Pickuphead從上方吸起芯片，完成從Wafer

到L/F的運(yùn)輸過程；

3、Collect以一定的力將芯片Bond在點(diǎn)有銀漿的L/F

的Pad上，具體位置可控；

4、BondHeadResolution：

X-0.2um；Y-0.5um；Z-1.25um；

5、BondHeadSpeed：1.3m/s；FOL–EpoxyCure銀漿固化銀漿固化：175°C，1個(gè)小時(shí)；

N2環(huán)境，防止氧化：DieAttach質(zhì)量檢查：DieShear（芯片剪切力）FOL–WireBonding引線焊接利用高純度的金線（Au）、銅線（Cu）或鋁線（Al）把Pad

和Lead通過焊接的方法連接起來。Pad是芯片上電路的外接

點(diǎn)，Lead是LeadFrame上的連接點(diǎn)。

W/B是封裝工藝中最為關(guān)鍵的一部工藝。FOL–WireBonding引線焊接KeyWords：Capillary：陶瓷劈刀。W/B工藝中最核心的一個(gè)BondingTool，內(nèi)部為空心，中間穿上金線，并分別在芯片的Pad和LeadFrame的Lead上形成第一和第二焊點(diǎn)；EFO：打火桿。用于在形成第一焊點(diǎn)時(shí)的燒球。打火桿打火形成高溫，將外露于Capillary前端的金線高溫熔化成球形，以便在Pad上形成第一焊點(diǎn)（BondBall）；BondBall：第一焊點(diǎn)。指金線在Cap的作用下，在Pad上形成的焊接點(diǎn)，一般為一個(gè)球形；Wedge：第二焊點(diǎn)。指金線在Cap的作用下，在LeadFrame上形成的焊接點(diǎn)，一般為月牙形（或者魚尾形）；W/B四要素：壓力（Force）、超聲（USGPower）、時(shí)間（Time）、溫度（Temperature）；FOL–WireBonding引線焊接利用高純度的金線（Au）、銅線（Cu）或鋁線（Al）把Pad

和Lead通過焊接的方法連接起來。Pad是芯片上電路的外接

點(diǎn)，Lead是LeadFrame上的連接點(diǎn)。

W/B是封裝工藝中最為關(guān)鍵的一部工藝。FOL–WireBonding引線焊接EFO打火桿在磁嘴前燒球Cap下降到芯片的Pad上，加Force和Power形成第一焊點(diǎn)Cap牽引金線上升Cap運(yùn)動(dòng)軌跡形成良好的WireLoopCap下降到LeadFrame形成焊接Cap側(cè)向劃開，將金線切斷，形成魚尾Cap上提，完成一次動(dòng)作FOL–WireBonding引線焊接WireBond的質(zhì)量控制：WirePull、StitchPull（金線頸部和尾部拉力）BallShear（金球推力）WireLoop（金線弧高）BallThickness（金球厚度）CraterTest（彈坑測(cè)試）Intermetallic（金屬間化合物測(cè)試）SizeThicknessEOL–EndofLine后段工藝Molding注塑EOLLaserMark激光打字PMC高溫固化De-flash/Plating去溢料/電鍍Trim/Form切筋/成型4thOptical第四道光檢Annealing電鍍退火Note：JustForTSSOP/SOIC/QFPpackageEOL–Molding（注塑）為了防止外部環(huán)境的沖擊，利用EMC

把WireBonding完成后的產(chǎn)品封裝起

來的過程，并需要加熱硬化。BeforeMoldingAfterMoldingEOL–Molding（注塑）MoldingTool（模具）EMC（塑封料）為黑色塊狀，低溫存儲(chǔ)，使用前需先回溫。其特

性為：在高溫下先處于熔融狀態(tài)，然后會(huì)逐漸硬化，最終成型。Molding參數(shù)：

MoldingTemp：175~185°C；ClampPressure：3000~4000N；

TransferPressure：1000~1500Psi；TransferTime：5~15s；

CureTime：60~120s；CavityL/FL/FEOL–LaserMark（激光打字）在產(chǎn)品（Package）的正面或者背面激光刻字。內(nèi)容有：產(chǎn)品名稱，生產(chǎn)日期，生產(chǎn)批次等；BeforeAfterEOL–PostMoldCure（模后固化）用于Molding后塑封料的固化，保護(hù)IC內(nèi)部結(jié)構(gòu)，消除內(nèi)部應(yīng)力。

CureTemp：175+/-5°C；CureTime：8HrsESPECOven4hrsEOL–De-flash（去溢料）BeforeAfter目的：De-flash的目的在于去除Molding后在管體周圍Lead之間

多余的溢料；

方法：弱酸浸泡，高壓水沖洗；EOL–PostAnnealingBake（電鍍退火）目的：讓無鉛電鍍后的產(chǎn)品在高溫下烘烤一段時(shí)間，目的在于

消除電鍍層潛在的晶須生長（WhiskerGrowth）的問題;

條件：150+/-5C;2Hrs；晶須晶須，又叫Whisker，是指錫在長時(shí)間的潮濕環(huán)境和溫度變化環(huán)境下生長出的一種須狀晶體，可能導(dǎo)致產(chǎn)品引腳的短路。EOL–Trim&Form（切筋成型）

Trim：將一條片的LeadFrame切割成單獨(dú)的Unit（IC）的過程；

Form：對(duì)Trim后的IC產(chǎn)品進(jìn)行引腳成型，達(dá)到工藝需要求的形狀，

并放置進(jìn)Tube或者Tray盤中；EOL–Trim&Form（切筋成型）CuttingTool&FormingPunchCuttingDieStripperPadFormingDie1234ICProcessFlowCustomer客戶ICDesignIC設(shè)計(jì)WaferFab晶圓制造WaferProbe晶圓測(cè)試Assembly&TestIC封裝測(cè)試SMTIC組裝ICPackage（IC的封裝形式）Package--封裝體：指芯片（Die）和不同類型的框架（L/F）和塑封料（EMC）形成的不同外形的封裝體。ICPackage種類很多，可以按以下標(biāo)準(zhǔn)分類：按封裝材料劃分為：金屬封裝、陶瓷封裝、塑料封裝按照和PCB板連接方式分為：

PTH封裝和SMT封裝按照封裝外型可分為：

SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；ICPackage（IC的封裝形式）

按封裝材料劃分為：

金屬封裝陶瓷封裝

塑料封裝金屬封裝主要用于軍工或航天技術(shù)，無商業(yè)化產(chǎn)品；陶瓷封裝優(yōu)于金屬封裝，也用于軍事產(chǎn)品，占少量商業(yè)化市場(chǎng)；塑料封裝用于消費(fèi)電子，因?yàn)槠涑杀镜停に嚭唵?，可靠性高而占有絕大部分的市場(chǎng)份額；ICPackage（IC的封裝形式）

按與PCB板的連接方式劃分為：

PTHSMTPTH-PinThroughHole,通孔式；SMT-SurfaceMountTechnology，表面貼裝式。目前市面上大部分IC均采為SMT式的SMTICPackage（IC的封裝形式）

按封裝外型可分為：

SOT、QFN

、SOIC、TSSOP、QFP、BGA、CSP等；決定封裝形式的兩個(gè)關(guān)鍵因素:

封裝效率。芯片面積/封裝面積，盡量接近1:1；引腳數(shù)。引腳數(shù)越多，越高級(jí)，但是工藝難度也相應(yīng)增加；其中，CSP由于采用了FlipChip技術(shù)和裸片封裝，達(dá)到了

芯片面積/封裝面積=1:1，為目前最高級(jí)的技術(shù)；封裝形式和工藝逐步高級(jí)和復(fù)雜ICPackage（IC的封裝形式）QFN—QuadFlatNo-leadPackage四方無引腳扁平封裝

SOIC—SmallOutlineIC小外形IC封裝

TSSOP—ThinSmallShrinkOutlinePackage薄小外形封裝

QFP—QuadFlatPackage四方引腳扁平式封裝

BGA—BallGridArrayPackage球柵陣列式封裝

CSP—ChipScalePackage芯片尺寸級(jí)封裝ICPackageStructure（IC結(jié)構(gòu)圖）TOPVIEWSIDEVIEWLeadFrame

引線框架GoldWire

金線DiePad

芯片焊盤Epoxy

銀漿MoldCompound環(huán)氧樹脂RawMaterialinAssembly(封裝原材料)【W(wǎng)afer】晶圓……RawMaterialinAssembly(封裝原材料)【LeadFrame】引線框架提供電路連接和Die的固定作用；主要材料為銅，會(huì)在上面進(jìn)行鍍銀、

NiPdAu等材料；L/F的制程有Etch和Stamp兩種；易氧化，存放于氮?dú)夤裰?，濕度小?0%RH;除了BGA和CSP外，其他Package都會(huì)采用LeadFrame，

BGA采用的是Substrate；RawMaterialinAssembly(封裝原材料)【GoldWire】焊接金線實(shí)現(xiàn)芯片和外部引線框架的電性和物

理連接；金線采用的是99.99%的高純度金；同時(shí)，出于成本考慮，目前有采用銅

線和鋁線工藝的。優(yōu)點(diǎn)是成本降低，

同時(shí)工藝難度加大，良率降低；線徑?jīng)Q定可傳導(dǎo)的電流；0.8mil，

1.0mil，1.3mils，1.5mils和2.0mils；RawMaterialinAssembly(封裝原材料)【MoldCompoun