電子技術(shù)基礎(chǔ)第二章課件

2.邏輯門電路

2.2TTL邏輯門電路

2.1基本邏輯門電路

2.3MOS

學(xué)習(xí)目的與要求1、了解二極管和三極管的開關(guān)特性。4、掌握OC門和三態(tài)門的電路結(jié)構(gòu)特點，并能夠進行應(yīng)用。2、掌握基本邏輯運算及基本的邏輯門電路。3、掌握TTL和MOS邏輯門電路的功能、特性參數(shù)和使用方法。5、了解邏輯門在使用時應(yīng)注意的問題。(1)加正向電壓VF時，二極管導(dǎo)通，管壓降VD可忽略。

二極管相當(dāng)于一個閉合的開關(guān)。1、二極管的靜態(tài)特性（回憶）2.1.1二極管的開關(guān)特性2.1基本邏輯門電路3V0VRD導(dǎo)通S3VR相當(dāng)于開關(guān)閉合數(shù)字電路中常用的邏輯器件有哪些？(2)加反向電壓VR時，二極管截止，反向電流IS可忽

略。二極管相當(dāng)于一個斷開的開關(guān)。0VRD截止S0VR相當(dāng)于開關(guān)斷開反向截止時反向飽和電流極小反向電阻很大（約幾百kΩ）相當(dāng)于開關(guān)斷開二極管的伏安特性曲線

可見，二極管在電路中表現(xiàn)為一個受外加電壓vi控制的開關(guān)。當(dāng)外加電壓vi為一脈沖信號時，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。動態(tài)特性定義：二極管作為開關(guān)使用時，由開通→關(guān)斷由關(guān)斷→開通之間的轉(zhuǎn)換特性。當(dāng)脈沖信號的頻率很高時，開關(guān)狀態(tài)的變化速度很快，每秒可達百萬次，這就要求器件的開關(guān)轉(zhuǎn)換速度要在微秒甚至納秒內(nèi)完成。二極管從正向?qū)ǖ椒聪蚪刂沟倪^程4、產(chǎn)生反向恢復(fù)過程的原因正向（飽和）電流愈大，電荷的濃度分布梯度愈大，存儲的電荷愈多，電荷消散所需的時間也愈長。0～t1期間，PN結(jié)承受正向電壓，有利于多子的擴散。使得耗盡層變窄，形成電流。同時在P區(qū)和N區(qū)形成了一定的電荷存儲。Vi由VF→－VR，由于存儲電荷電荷的存在，存儲電荷不會馬上消失，它減小的兩種途徑：（1）在反向電場的作用下，P區(qū)的電子被拉回到N區(qū)，N區(qū)的空穴被拉回P區(qū)，形成反向漂移電流。（2）與多數(shù)載流子復(fù)合反向恢復(fù)時間一般在納秒數(shù)量級。產(chǎn)生反向恢復(fù)的過程的原因：存儲電荷消散需要時間。5、二極管從反向截止到正向?qū)ǖ倪^程二極管從截止轉(zhuǎn)為正向?qū)ㄋ璧臅r間稱為開通時間。原因是：PN結(jié)加正偏電壓時，其正向壓降很小，比VF小得多，故電路中的正向電流IF

VF/

RL。主要由外電路參數(shù)決定。結(jié)論：二極管的開通時間與反向恢復(fù)時間相比很小，可以忽略不計。二極管的動態(tài)特性主要考慮反向恢復(fù)時間。截止?fàn)顟B(tài)cbe飽和狀態(tài)Vb=0.7v,Vc=0.3vebcuO0uO+UCCRCEC相當(dāng)于開關(guān)閉合uOUCCuO+UCCRCEC相當(dāng)于開關(guān)斷開iC＝ICS≈工作狀態(tài)截止放大飽和條件iB≈0

0<iB<iB>工作特點偏置情況

發(fā)射結(jié)和集電結(jié)均為反偏發(fā)射結(jié)正偏，集電結(jié)反偏發(fā)射結(jié)和集電結(jié)均為正偏集電極電流iC≈0Ic

≈iB

且不隨iB增加而增加管壓降VCEO≈VCCVCE＝VCC－iCRcVCES≈0.2~0.3Vc、e間等效內(nèi)阻

很大，約為數(shù)百千歐，相當(dāng)于開關(guān)斷開可變很小，約為數(shù)百歐，相當(dāng)于開關(guān)閉合NPN型BJT截止、放大、飽和三種工作狀態(tài)的特點(1)開啟時間ton

三極管從截止到飽和所需的時間。ton=td+tr

td：延遲時間

tr：上升時間

開關(guān)時間隨管子類型的不同而不同，一般為幾十～幾百納秒。開關(guān)時間越短，開關(guān)速度越高。一般可用改進管子內(nèi)部構(gòu)造和外電路的方法來提高三極管的開關(guān)速度。(2)關(guān)閉時間三極管從飽和到截止所需的時間。

ts：存儲時間（幾個參數(shù)中最長的；飽和越深越長）tf：下降時間

二極管與門電路與邏輯符號2.1.3基本邏輯門電路1、二極管與門電路

輸入輸出VAVBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V

輸入輸出ABCLLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHHVCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

＋5vA、B、C三個都輸入高電平+5V5V5V5V

輸入輸出ABCL00000010010001101000101011001111真值表二極管或門電路或邏輯符號>1輸入端A、B、C都為0V

0V輸入輸出ABCL00000011010101111001101111011111

2.二極管或門電路輸入輸出ABCL000000110101011110011011110111110V0V0V“或”邏輯真值表

二極管或門（a）電路（b）邏輯符號（c）工作波形三極管反相電路非邏輯符號反相器傳輸特性

3.三極管非門電路2.2.5TTL與非門的其他類型2.2.3TTL與非門的電壓傳輸特性及抗干擾能力2.2.1TTL與非門的基本結(jié)構(gòu)與工作原理

2.2.2TTL與非門的開關(guān)速度2.2.4TTL與非門的帶負載能力2.2.6TTL集成邏輯門電路系列簡介2.2TTL邏輯門電路輸入級

中間級

輸出級

TTL與非門的基本電路2.TTL與非門的工作原理

輸入級

中間級

輸出級

輸入級

中間級

輸出級

（1）當(dāng)輸入為低電平(有低電平)I低電平(0.3V)T1深飽和T2截止T5截止T4放大O高電平（3.6V）（A=0.3V）

1.0VO≈VCC－VBE4－VD

＝5－0.7－0.7=3.6V

輸入級

中間級

輸出級

2.1V（2）當(dāng)輸入全為高電平(3.6V)4.3VI全為高電平(3.6V)T1倒置放大T2飽和T5飽和T4截止O低電平0.2V）1.采用輸入級以提高工作速度

（1）當(dāng)TTL反相器A由3.6V變0.2V的瞬間

1.4V

T1管的變化先于T2、T5管的變化；T1管Je正偏、Jc反偏，T1工作在放大狀態(tài)。T1管射極電流1iB1很快地從T2的基區(qū)抽走多余的存儲電荷,從而加速了狀態(tài)轉(zhuǎn)換。

0.9V1.4V2.2.2TTL與非門的開關(guān)速度輸出為高電平時，T5截止，T34組成的電壓跟隨帶負載能力也較強。而當(dāng)輸出電壓由高變低后，CL很快放電，輸出波形的上升沿和下降沿都很好。輸出端接有負載電容CL時，在輸出由低到高跳變的瞬間，CL充電，其時間常數(shù)很小，使輸出波形上升沿陡直。輸入級

中間級

輸出級（A=0.2V）

0.9V輸入級

中間級

輸出級（A=3.6V）

2.采用推拉式輸出提高開關(guān)速度和帶載能力當(dāng)輸出為低電平時，T5處于深度飽和狀態(tài)，T34截止，T5的集電極電流可以全部用來驅(qū)動負載。電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。

輸入

反相

輸出

50%

tPLH

90%

50%

10%

tf

50%

tPLH

90%

50%

10%

tr

VOL

VOH

OL

0V

VCC

平均傳輸延遲時間tPd＝tPLH為門電路輸出由低電平轉(zhuǎn)換到高電平所經(jīng)歷的時間;tPHL為由高電平轉(zhuǎn)換到低電平所經(jīng)歷的時間。(tPLH＋tPHL)/2——表征門電路開關(guān)速度的參數(shù)3．TTL與非門傳輸延遲時間tpd

vO/V

5

4

3

2

1

0

3.6V

2.48V

0.2V

1

2

E

D

CB

A

0.6V1.3V

1.4V

vI/V

VOH≈VO(A)＝3.6V

VOL＝VCES＝0.3V1、TTL與非門傳輸特性輸出的高、低電壓

2.2.3

TTL與非門的電壓傳輸特性及抗干擾能力2、幾個重要參數(shù)電壓傳輸特性轉(zhuǎn)折區(qū)所對應(yīng)的電壓，即T5管截止與導(dǎo)通的分界線，又是輸出高低電平的分界線，因此稱為閾值電壓或門檻電壓。VT定義為轉(zhuǎn)折點中點對應(yīng)的值，VT≈1.4V.VI>VT時，與非門飽和，V0=VL;VI<VT時，與非門截至，V0=VH;VOFF:保證輸出為額定高電平的90％的條件下，允許的最大輸入電壓的輸入值。VOFF≈0.8VVON:保證輸出為額定低電平時，允許的最大輸入電壓的輸入值。VON≈2V閾值電壓VT

開門電平和關(guān)門電平

3、TTL與非門的抗干擾能力噪聲容限:高電平噪聲容限為

VNH=VOH–VIH

1

驅(qū)動門

vo

1

負載門

vI

噪聲

1輸出

1輸入

0輸入

0輸出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

低電平噪聲容限為VNL=VIL–VOL當(dāng)電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。

1.輸入負載特性2.2.4TTL與非門的帶負載能力開門電阻和關(guān)門電阻Ri上的電壓會隨電阻值的變化而變化，當(dāng)Ri較小時，T5截止，輸出高電平；當(dāng)Ri較大時，T5飽和，輸出低電平；關(guān)門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.8kΩ。

開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。

扇入數(shù):取決于門的輸入端的個數(shù)

扇出數(shù):帶同類門的個數(shù)。有帶灌電流負載和拉電流負載兩種情況:負載門驅(qū)動門0

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

當(dāng)負載門的個數(shù)增加時，總的灌電流IIL將增加,引起輸出低電壓VOL的升高。

帶灌電流負載：輸出低電平時。IILIOL101&2.帶負載能力帶灌電流負載1&扇入數(shù):取決于門的輸入端的個數(shù)

扇出數(shù):帶同類門的個數(shù)。有帶灌電流負載和拉電流負載兩種情況:負載門驅(qū)動門1

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

01帶拉電流負載：門輸出高電平時當(dāng)負載門的個數(shù)增多時，必將引起輸出高電壓的降低。

IIHIOH帶拉電流負載查得基本的TTL與非門7410的參數(shù)如下：IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.試計算其帶同類門時的扇出數(shù)。解：(1)低電平輸出時的扇出數(shù) (2)高電平輸出時的扇出數(shù)若NOL≠NOH，則取較小的作為電路的扇出數(shù)。例2.2.5TTL與非門的其他類型1.集電極開路門vOHvOLXOC門的提出:輸出短接，產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀。

線與:將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為“線與”。普通的TTL門電路是不能進行“線與”

（1）OC門的結(jié)構(gòu)與邏輯符號邏輯符號(c)可以實現(xiàn)線與功能.(b)與非邏輯不變;(a)工作時必須外接電源和電阻;（2）集電極開路門上拉電阻Rp的計算

最不利的情況：只有一個OC門導(dǎo)通，110為保證低電平輸出OC門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太小。當(dāng)VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)當(dāng)VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max)：

2.或非門

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

TTL或非門的邏輯電路若二輸入端為低電平

0.9v0.2v0.2v0.9v3.6V

若A、B兩輸入端都為高電平

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

2.1v3.6v3.6v2.1v0.3V

問題：若A、B兩輸入端中有一個為高電平，輸出L=?3.三態(tài)輸出門

TSL門的輸出有三個狀態(tài)，因此大量地應(yīng)用在計算機的總線結(jié)構(gòu)或數(shù)字信號的通道中。0狀態(tài)低電平狀態(tài)1狀態(tài)高電平狀態(tài)高阻態(tài)斷開狀態(tài)工作原理——以使能端為低電平有效的TSL門為例進行分析

⑴當(dāng)時：P點為1，D3截止，該支路斷開，電路成為基本TTL與非門電路。⑵當(dāng)時：無論A、B輸入何值，只要P點為0，D3就導(dǎo)通，Q點的電位接近于為0。迫使T2、T4、T3和D4截止。造成Y端向上與VCC不通，向下與地不通，Y點與內(nèi)部電路完全隔斷。呈現(xiàn)高阻狀態(tài)，記為：（3）輸入端二極管的作用1)正常輸入信號時：D1、D2截止，不影響電路的邏輯功能。2)不正常輸入了負脈沖信號時：

如果沒有二極管，若輸入一個很大的負脈沖信號，T1基極點的電位就會下降得很低，使得IB1非常大，可能造成T1管的發(fā)射結(jié)損壞。

有了二極管后，若輸入一個很大的負脈沖信號，二極管就會導(dǎo)通，使得T1基極點的電位被箝制在0V。起到了保護三極管T1的作用。三態(tài)與非門的應(yīng)用：單向總線傳輸電路1、2只能有一個處于正常態(tài)

若要求D1向BUS傳送，則應(yīng)有：

若要求D2向BUS傳送，則應(yīng)有：

1BUS21三態(tài)與非門的應(yīng)用：雙向傳輸當(dāng)CS=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；當(dāng)CS=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。三態(tài)門雙向傳輸1.74系列---標(biāo)準TTL系列，屬中速TTL器件，其平均傳輸延遲時間約為10ns，平均功耗約為10mW／每門。

2.2.6TTL集成邏輯門電路系列簡介

2.74L系列----為低功耗TTL系列，又稱LTTL系列。用增加電阻阻值的方法將電路的平均功耗降低為1mW／每門，但平均傳輸延遲時間較長，約為33ns。

3.74H系列----為高速TTL系列，又稱HTTL系列。與74標(biāo)準系列相比，電路結(jié)構(gòu)上主要作了兩點改進：一是輸出級采用了達林頓結(jié)構(gòu)；二是大幅度地降低了電路中的電阻的阻值。從而提高了工作速度和負載能力，但電路的平均功耗增加了。該系列的平均傳輸延遲時間為6ns，平均功耗約為22mW／每門。

4.74S系列----為肖特基TTL系列，又稱STTL系列

（1）輸出級采用了達林頓結(jié)構(gòu)，T4、T5組成復(fù)合管電路，降低了輸出高電平時的輸出電阻，有利于提高速度，也提高了負載能力。（2）采用了抗飽和三極管

（3）用T6、Rb6、RC6組成的“有源泄放電路”代替了原來的Re2

5．74LS系列

為低功耗肖特基系列，又稱LSTTL系列。電路中采用了抗飽和三極管和專門的肖特基二極管來提高工作速度

6．74AS系列

7．74ALS系列

（a）電路結(jié)構(gòu)（b）符號抗飽和三極管4、具有圖騰結(jié)構(gòu)的幾個TTL與非門輸出端不能并聯(lián)；

輸出高電平UOH(3.6V)、輸出低電平

UOL(0.3V)，關(guān)門電平UOFF(1V)，開門電電平UON(1.4V)，輸入高電平噪聲容限UNL=UOFF－UIL，輸入低電平電流IIL(1.4mA)，扇出系數(shù)NO(NO越大帶負載能力越強)等。

使用TTL與非門芯片時需注意事項

1、不用的管腳可以懸空，不可以接地；2、不用的管腳可以接高電平，不可以接低電平；5、輸出端接容性負載時，應(yīng)接大電阻(≥2.7K)限流；3、幾個輸入端引腳可以并聯(lián)連接；6、TTL集成電路的電源電壓應(yīng)滿足±5V要求，輸入信號電平應(yīng)在0~5V之間。注意TTL與非門的主要參數(shù)？7、用45W以下電鉻鐵焊接，最好用中性焊劑，設(shè)備應(yīng)良好接地。

2.3.1NMOS門電路

2.3.2CMOS非門

2.3.3其他CMOS邏輯門電路

2.3.4CMOS邏輯門電路的系列及

技術(shù)參數(shù)

2.3.5集成邏輯門電路的應(yīng)用

2.3MOS邏輯門電路大規(guī)模集成芯片集成度高，所以要求體積小，而TTL系列不可能做得很小，但MOS管的結(jié)構(gòu)和制造工藝對高密度制作較之TTL相對容易，下面我們介紹MOS器件。與雙極性電路比較，MOS管的優(yōu)點是功耗低，可達0.01mw，缺點是開關(guān)速度稍低。在大規(guī)模的集成電路中，主要采用的CMOS電路。1、NMOS反相器---飽和型負載管反相器ViVoT2T1+VDD即：Vi為高電平時，Vo為低電平Vi為低電平時，Vo為高電平當(dāng)輸入電壓為高電平時，T1導(dǎo)通當(dāng)輸入電壓為低電平時，T1截止T2還是導(dǎo)通所以，是反相器T1為工作管，T2為負載管≤1VVo

VDD－VT3-10K100-200K（低電平）

2、NMOS與非門當(dāng)A、B中有一個或兩個均為低電平時，T1、T2有一個或兩個都截止，輸出為高電平

只有A、B全為高電平時，T1、T2均導(dǎo)通，輸出為低電平

T1、T2為工作管，

T3為負載管BLT3T2+VDDAT1L=AB3、NMOS或非門當(dāng)A、B中有一個為高電平時，T1、T2

有一個導(dǎo)通，輸出0

A、B都為低電平時，T1、T2均截止，輸出為1即L=A+B

T1、T2為工作管，T3為負載管因為T1、T2是并聯(lián)的，要想增加輸入端的個數(shù)時不會引起輸出低電平的變化。這給制造多輸入端的或非門帶來方便。L+VDDBT3T2AT1

VDD

TP

TN

vO

vI

2.3.2CMOS非門

VDD

TP

TN

vO

vI

當(dāng)vI=0V時

VDD

1、CMOS反相器的工作原理VGSN=0＜VTNTN管截止；|VGSP|=VDD＞VTP

電路中電流近似為零（忽略TN的截止漏電流）,VDD主要降落在TN上，輸出為高電平VOHTP管導(dǎo)通?！諺DDVDD

TP

TN

vO

vI

當(dāng)vI=VOH=VDD時

VGSN=VDD>VTNTN管導(dǎo)通；|VGSP|=0<VTP

TP管截止。此時，VDD主要降在TP管上，輸出為高電平VOL在電容負載情況下，它的開通時間與關(guān)閉時間是相等的，這是因為電路具有互補對稱的性質(zhì)。

平均延遲時間：10ns小小2、CMOS反相器的工作速度

1、與非門二輸入“與非”門電路結(jié)構(gòu)如圖當(dāng)A和B為高電平時:當(dāng)A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平電路實現(xiàn)“與非”邏輯功能兩個并聯(lián)的PMOS管TP1、TP2兩個串聯(lián)的NMOSTN1、TN2

2.3.3其他CMOS邏輯門電路

TP2

B

A

TN2

TN1

VDD

L

1當(dāng)A、B全為低電平時00輸出為高電平時2、或非門當(dāng)輸入端A、B都為高電平時，當(dāng)A、B全為低電平時，2.6.2CMOS門電路當(dāng)A、B中有一個為高電平時

TP2

B

A

Tp2

TN1

VDD

L

011輸出為高電平時輸出為低電平時輸出必為低電平時

TP2

B

A

Tp2

TN1

VDD

L

或非門工作原理

VDD

B

A

L=A?

B

X

由或非門和與或非門組成

3、異或門電路

CMOS傳輸門電路(TG)

是一種傳輸信號的可控開關(guān)，截止電阻>107Ω，導(dǎo)通電阻<幾百Ω，所以是一個理想的開關(guān)。結(jié)構(gòu)對稱，其漏極和源極可互換，它們的開啟電壓|VT|=2V。它廣泛地用于采樣保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。

由互補的信號電壓來控制，分別用C和C表示。

4、CMOS傳輸門

C

TP

vO/vI

vI/vO

TN

C

5V5V~+5V設(shè)TP和TN的開啟電壓|VT|=2V，且輸入模擬信號的變化范圍為－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

當(dāng)c端接低電壓5V時5V+5V5V~+5V開關(guān)斷開當(dāng)c端接低電壓5V+5V一管導(dǎo)通程度愈深，另一管導(dǎo)通愈淺，導(dǎo)通電阻近似為一常數(shù)。

CMOS傳輸?shù)墓ぷ髟?/p>

設(shè)TP和TN的開啟電壓|VT|=2V，且輸入模擬信號的變化范圍為－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V-5V開關(guān)閉合當(dāng)c端接高電壓+5VI＜3VI>+3V－3V~+3V一管導(dǎo)通程度愈深，另一管導(dǎo)通愈淺，導(dǎo)通電阻近似為一常數(shù)。

C

TP

vO/vI

vI/vO

TN

C

+5V-5V當(dāng)c端接高電壓+5V2.3.4CMOS門電路的系列及主要參數(shù)1、CMOS邏輯門電路的系列（1）基本的CMOS——4000系列

這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點，已得到普遍使用。缺點是工作速度較低，平均傳輸延遲時間為幾十ns，最高工作頻率小于5MHz

（2）高速的CMOS——HC（HCT）系列

（3）先進的CMOS——AC（ACT）系列

2、CMOS邏輯門電路的主要參數(shù)

(1)輸入和輸出的高、低電平

vO

vI

驅(qū)動門G1

負載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

輸入噪聲容限:輸入高電平的噪聲容限為VNH=VOH(min)–VIH(min)

1

驅(qū)動門

vo

1

負載門

vI

噪聲

1輸出

1輸入

0輸入

0輸出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

輸入低電平的噪聲容限為VNL=VIL(max)–VOL(max)

當(dāng)電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。

(2)噪聲容限類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.9(3)傳輸延遲時間門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

功耗分為:靜態(tài)功耗：動態(tài)功耗：對于TTL門電路來說，靜態(tài)功耗是主要的。延時功耗積DP=tpdPD指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗是在門的狀態(tài)轉(zhuǎn)換的瞬間的功耗。是一綜合性的指標(biāo)，用DP表示，其單位為焦耳。DP的值愈小，表明它的特性愈接于理想情況。(4)功耗與延時功耗積扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。(5)扇入與扇出數(shù)扇出數(shù)：指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。2.3.5集成邏輯門電路的應(yīng)用1)

電壓兼容性

驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍，包括高、低電壓值；不同類型器件連接時，要滿足驅(qū)動器件和負載器件以下兩個條件：2)扇出數(shù)

驅(qū)動器件必須對負載器件提供足夠大的拉電流和灌電流。1、各種門電路之間的接口問題vOvI驅(qū)動門

負載門1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

負載器件所要求的輸入電壓VOH(min)≥VIH(min)VOL(max)≤VIL(max)灌電流IILIOLIIL拉電流IIHIOHIIH10111…1n個01110…1n個對負載器件提供足夠大的拉電流和灌電流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)驅(qū)動電路必須能為負載電路提供足夠的驅(qū)動電流

驅(qū)動電路負載電路1）VOH(min)≥VIH(min)2）VOL(max)≤VIL(max)4）IOL(max)