計(jì)算機(jī)組成原理復(fù)習(xí)(縮略版)

2023/2/61考試題型選擇題30分填空題20分

簡(jiǎn)答題40分綜合題10分希望大家認(rèn)真復(fù)習(xí)，仔細(xì)審題，不要提前交卷！2023/2/62主要內(nèi)容（電子計(jì)算機(jī)的基本結(jié)構(gòu)）馮.諾依曼計(jì)算機(jī)模型

1、計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、輸入/輸出設(shè)備和控制器組成，并以運(yùn)算器為中心連接在一起。2、存儲(chǔ)器由一組一維排列、線性編址的存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元的位數(shù)是相等且固定的，存儲(chǔ)單元按地址訪問(wèn)。3.“程序”是由一條一條的指令有序排列而成，而指令由操作碼和地址碼兩部分組成。操作碼規(guī)定了該指令的操作類型，地址碼指示存儲(chǔ)操作數(shù)和運(yùn)算結(jié)果的存儲(chǔ)單元地址，操作數(shù)的數(shù)據(jù)類型由操作碼類規(guī)定。2023/2/63馮.諾依曼計(jì)算機(jī)模型

4、指令和數(shù)據(jù)均采用二進(jìn)制數(shù)表示，并以二進(jìn)制數(shù)形式進(jìn)行運(yùn)算。5、程序（指令）與數(shù)據(jù)是同等地不加區(qū)分地存儲(chǔ)在同一個(gè)存儲(chǔ)器中。6、設(shè)置“程序計(jì)數(shù)器PC”來(lái)指示下一條將要執(zhí)行的指令的地址。每執(zhí)行完一條指令，程序計(jì)數(shù)器就自動(dòng)加1，指向下一條指令的存儲(chǔ)單元。主要內(nèi)容（電子計(jì)算機(jī)的基本結(jié)構(gòu)）2023/2/64計(jì)算機(jī)的體系結(jié)構(gòu)指程序員所看到的機(jī)器的屬性，即機(jī)器的概念性結(jié)構(gòu)和功能表現(xiàn)。這些屬性主要是指令系統(tǒng)、數(shù)據(jù)表示、中斷系統(tǒng)、寄存器組織等。計(jì)算機(jī)的組成計(jì)算機(jī)體系結(jié)構(gòu)的邏輯實(shí)現(xiàn)計(jì)算機(jī)的實(shí)現(xiàn)

計(jì)算機(jī)組成的物理實(shí)現(xiàn)主要內(nèi)容（電子計(jì)算機(jī)的基本結(jié)構(gòu)）2023/2/65可見屬性可以看見的屬性，比如對(duì)于匯編語(yǔ)言程序員，指令集是可見的。

MAR、MDR寄存器對(duì)匯編語(yǔ)言程序員是不可見的，對(duì)匯編語(yǔ)言程序員來(lái)說(shuō)，也是透明的。透明屬性本來(lái)存在的事物或?qū)傩?，從某種角度看似乎不存在。數(shù)據(jù)總線的寬度、微程序?qū)R編語(yǔ)言程序員、機(jī)器語(yǔ)言程序員透明對(duì)硬件設(shè)計(jì)者、計(jì)算機(jī)維修人員不透明主要內(nèi)容（電子計(jì)算機(jī)的基本結(jié)構(gòu)）2023/2/66主要內(nèi)容（處理器）處理器的組成

處理器的基本組成包括：寄存器、運(yùn)算器和控制器處理器的內(nèi)部有大量的寄存器：通用寄存器、基址寄存器、變址寄存器、程序計(jì)數(shù)器、指令寄存器、狀態(tài)控制字寄存器以及用戶透明的MAR、MDR處理器的所有工作都是在控制單元CU的指揮下完成的。處理數(shù)據(jù)的功能單元叫算術(shù)邏輯單元ALU，它的功能是對(duì)數(shù)據(jù)進(jìn)行各種算術(shù)運(yùn)算或邏輯運(yùn)算。2023/2/67主要內(nèi)容（處理器）處理器的工作過(guò)程

處理器的主要工作就是周而復(fù)始地執(zhí)行指令，所以它的基本功能包括取指令、分析指令、取數(shù)據(jù)、處理數(shù)據(jù)、寫回結(jié)果。（1）取指令。處理器根據(jù)PC給出的主存地址訪問(wèn)主存儲(chǔ)器，取出一個(gè)標(biāo)準(zhǔn)字長(zhǎng)的指令，將其送入處理器內(nèi)部專門存放當(dāng)前指令的指令寄存器IR，然后PC加1。2023/2/68主要內(nèi)容（處理器）機(jī)器周期、時(shí)鐘周期、主存周期、指令周期

處理器每取出并執(zhí)行一條指令所需的全部時(shí)間叫指令周期。時(shí)鐘周期是計(jì)算機(jī)的基準(zhǔn)時(shí)鐘（一個(gè)節(jié)拍）。機(jī)器周期是所有指令執(zhí)行過(guò)程中的一個(gè)基準(zhǔn)時(shí)間。選取處理器訪問(wèn)一次主存的時(shí)間(也稱主存周期)作為機(jī)器周期。2023/2/69主要內(nèi)容（處理器）指令（操作碼和操作數(shù)）

指令是處理器完成的最小功能單位。所有指令的集合稱為指令集。指令也是計(jì)算機(jī)體系結(jié)構(gòu)中最重要的屬性。

指令包括操作碼和操作數(shù)。操作碼規(guī)定了指令所具有的功能。操作數(shù)是指令所要處理的數(shù)據(jù)。常以數(shù)據(jù)所在存儲(chǔ)單元的地址形式給出。也稱“指令地址碼”。

指令格式的特征。

每一條指令的機(jī)器碼（二進(jìn)制數(shù)的編碼具有唯一性）2023/2/610主要內(nèi)容（處理器）

把在同一CPU周期內(nèi)并行執(zhí)行的微操作控制信息，存儲(chǔ)在控制存儲(chǔ)器里，稱為一條微指令（Microinstruction）。它是微命令的組合，微指令存儲(chǔ)在控制器中的控制存儲(chǔ)器中。2023/2/611主要內(nèi)容（處理器）

一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，微程序由若干條微指令序列組成。從指令與微指令，程序與微程序，地址與微地址的一一對(duì)應(yīng)關(guān)系來(lái)看，前者與內(nèi)存儲(chǔ)器有關(guān)，后者與控制存儲(chǔ)器有關(guān)。2023/2/612主要內(nèi)容（處理器）尋址方式所謂尋址方式（Addressing）指的是指令按照何種方式尋找或訪問(wèn)到所需的操作數(shù)或信息。

尋址方式分為指令尋址和數(shù)據(jù)尋址。指令尋址是為了找到下一條指令；數(shù)據(jù)尋址是為了找到本條指令所需的操作數(shù)。

2023/2/613主要內(nèi)容（處理器）尋址方式對(duì)于指令尋址：順序?qū)ぶ泛吞S尋址。

數(shù)據(jù)尋址（采用不同尋址方式的目的是縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性）

立即數(shù)尋址直接尋址間接尋址堆棧尋址

寄存器尋址寄存器間接尋址基址尋址變址尋址

2023/2/614主要內(nèi)容（處理器）轉(zhuǎn)移指令和子程序調(diào)用的區(qū)別轉(zhuǎn)移指令和子程序的調(diào)用都是程序控制類指令，都可以改變程序執(zhí)行的順序。轉(zhuǎn)移指令分條件跳轉(zhuǎn)和無(wú)條件跳轉(zhuǎn)。改變程序執(zhí)行的順序，改寫程序計(jì)數(shù)器PC的值，跳到另外的地方去執(zhí)行另一段程序。不需要對(duì)程序的斷點(diǎn)進(jìn)行保護(hù)，跳轉(zhuǎn)之后，不會(huì)回到原來(lái)的地方繼續(xù)執(zhí)行。2023/2/615主要內(nèi)容（處理器）轉(zhuǎn)移指令和子程序調(diào)用的區(qū)別子程序調(diào)用的時(shí)候，首先把當(dāng)前程序的斷點(diǎn)保存到系統(tǒng)堆棧中，（斷點(diǎn)處指令的CS：IP）然后由子程序名獲得子程序的入口地址，把子程序的入口地址寫入PC，從而去執(zhí)行子程序中的指令。子程序內(nèi)部最后的一條指令是子程序的返回指令

RET。其作用就是從堆棧中恢復(fù)斷點(diǎn)的值，以便程序能從斷點(diǎn)處繼續(xù)執(zhí)行。2023/2/616主要內(nèi)容（處理器）指令的流水線技術(shù)流水線技術(shù)：把一個(gè)重復(fù)的過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子程序可以與其他子過(guò)程同時(shí)進(jìn)行。

流水線技術(shù)具有如下特點(diǎn)：流水過(guò)程由若干有聯(lián)系的子過(guò)程組成；每個(gè)子過(guò)程用專用的功能段實(shí)現(xiàn)；各個(gè)功能段所需的時(shí)間應(yīng)盡量相等，這個(gè)時(shí)間一般作為時(shí)鐘周期。2023/2/617主要內(nèi)容（處理器）小端規(guī)則和大端規(guī)則低地址的單元存放低位字節(jié)，高地址的單元存放高位字節(jié)——小端規(guī)則低地址的單元存放高位字節(jié)，高地址的單元存放低位字節(jié)——大端規(guī)則2023/2/618主要內(nèi)容（存儲(chǔ)器）ROM、RAMROM只讀存儲(chǔ)器，掉電后信息可以保留。一般用作系統(tǒng)程序存儲(chǔ)。

RAM隨機(jī)存儲(chǔ)器，一般用作用戶程序存儲(chǔ)。

2023/2/619主要內(nèi)容（存儲(chǔ)器）存儲(chǔ)器訪問(wèn)的局部性原理時(shí)間局部性是指將要訪問(wèn)的信息就是現(xiàn)在正在訪問(wèn)的信息?？臻g局部性是指將要用到的信息就在正使用的信息旁邊。2023/2/620主要內(nèi)容（存儲(chǔ)器）層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng)計(jì)算機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)中，最重要的兩個(gè)層次是采用高速緩沖存儲(chǔ)器的“Cache主存”層次，以及基于虛擬存儲(chǔ)器的“主存輔存”層次。

引入Cache的目的是為了解決訪問(wèn)主存速度不夠快的問(wèn)題。高度緩存Cache位于CPU和主存儲(chǔ)器之間。

主存與Cache映射的三種方式：直接映射、相聯(lián)映射、組相聯(lián)映射2023/2/621主要內(nèi)容（存儲(chǔ)器）存儲(chǔ)器尋址范圍某處理器字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是多少？解：處理器字長(zhǎng)為32位，雙字編址，則每個(gè)尋址單元存儲(chǔ)的二進(jìn)制數(shù)據(jù)的位數(shù)為64位?？偟拇鎯?chǔ)容量為16MB，則尋址范圍為

16MB/64=2M2023/2/622主要內(nèi)容（存儲(chǔ)器）存儲(chǔ)器的接口電路

位的擴(kuò)展、字?jǐn)U展、字和位的同時(shí)擴(kuò)展

處理器的數(shù)據(jù)總線寬度大于存儲(chǔ)器的數(shù)據(jù)線寬度，需要進(jìn)行位的擴(kuò)展。處理器的地址總線寬度大于存儲(chǔ)器的地址線寬度，需要進(jìn)行字的擴(kuò)展。2023/2/623主要內(nèi)容（輸入輸出接口與中斷系統(tǒng)）IO接口的概念

計(jì)算機(jī)的外設(shè)往往不能直接與系統(tǒng)總線相連，需要一個(gè)中間環(huán)節(jié)完成數(shù)據(jù)緩沖、數(shù)據(jù)格式轉(zhuǎn)換、通信控制、時(shí)序和電平匹配等工作，這個(gè)中間環(huán)節(jié)就是接口電路。主機(jī)與外設(shè)之間設(shè)置接口適配電路的原因:利用接口可實(shí)現(xiàn)多臺(tái)外部設(shè)備的選擇。通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配。通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)串-并格式的轉(zhuǎn)換。通過(guò)接口可實(shí)現(xiàn)電平轉(zhuǎn)換。通過(guò)接口可傳送控制命令。通過(guò)接口可監(jiān)視設(shè)備的工作狀態(tài)。2023/2/624主要內(nèi)容（輸入輸出接口與中斷系統(tǒng)）中斷的執(zhí)行過(guò)程Step1、保護(hù)斷點(diǎn)：將斷點(diǎn)地址壓入堆棧保存，即當(dāng)前PC值入棧。Step2、關(guān)中斷：屏蔽其它中斷請(qǐng)求信號(hào)。Step3、保護(hù)現(xiàn)場(chǎng)：將中斷服務(wù)程序使用的所有寄存器內(nèi)容入棧。Step4、中斷處理：執(zhí)行中斷源所要求的中斷服務(wù)程序。Step5、恢復(fù)現(xiàn)場(chǎng)：恢復(fù)被使用寄存器的原有內(nèi)容。Step6、開中斷：允許接受其它中斷請(qǐng)求信號(hào)。Step7、中斷返回：執(zhí)行IRET指令，棧頂內(nèi)容→PC，程序跳轉(zhuǎn)回?cái)帱c(diǎn)處。2023/2/625主要內(nèi)容（輸入輸出接口與中斷系統(tǒng)）中斷向量表

中斷向量和向量表對(duì)于理解硬件和軟件中斷是重要的。中斷向量包含中斷服務(wù)程序的地址。2023/2/626主要內(nèi)容（輸入輸出接口與中斷系統(tǒng)）ＤＭＡ技術(shù)

在DMA控制器的控制，直接完成IO與主存儲(chǔ)器之間的數(shù)據(jù)傳送。DMA控制器需要獲得對(duì)總線的使用權(quán)。DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)存儲(chǔ)周期。2023/2/627主要內(nèi)容（信息的表示）電子計(jì)算機(jī)中數(shù)的表示，英文字母漢字的表示

計(jì)算機(jī)中帶符號(hào)的數(shù)，需要用一個(gè)二進(jìn)制位表示符號(hào)，小數(shù)點(diǎn)不需要表示出來(lái)。通過(guò)定點(diǎn)數(shù)和浮點(diǎn)數(shù)來(lái)表示。理解算術(shù)運(yùn)算式，溢出的判斷方法。

定點(diǎn)數(shù)的補(bǔ)碼表示方法。一個(gè)英文字母用一個(gè)字節(jié)描述，一個(gè)漢字需要兩個(gè)字節(jié)表示。2023/2/628主要內(nèi)容（信息的表示）IEEE754標(biāo)準(zhǔn)定義的單精度數(shù)共32位，1位符號(hào)位，8位指數(shù)位，23位尾數(shù)。2023/2/629主要內(nèi)容（總線技術(shù)）總線的分類

按照總線傳輸?shù)男畔⒎诸悾旱刂房偩€、數(shù)據(jù)總線、控制總線馮.諾依曼體系結(jié)構(gòu)的計(jì)算機(jī)包括幾部分：答：運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備及輸出設(shè)備。何謂計(jì)算機(jī)體系結(jié)構(gòu)？計(jì)算機(jī)組成？計(jì)算機(jī)實(shí)現(xiàn)？答：計(jì)算機(jī)體系結(jié)構(gòu)指程序員（主要是指匯編、操作系統(tǒng)程序員）所看到的機(jī)器的屬性，即機(jī)器的概念性結(jié)構(gòu)和功能表現(xiàn)。計(jì)算機(jī)組成是計(jì)算機(jī)體系結(jié)構(gòu)的邏輯實(shí)現(xiàn)。計(jì)算機(jī)實(shí)現(xiàn)是計(jì)算機(jī)組成的物理實(shí)現(xiàn)。計(jì)算機(jī)的主要性能指標(biāo)是速度。衡量速度的參數(shù)有主頻、CPI、MIPS、MFLOPS。請(qǐng)解釋這些參數(shù)含義。答：主時(shí)鐘的頻率（f）叫CPU的主頻。主頻的倒數(shù)稱為:CPU時(shí)鐘周期（T），即T=1/f。

CPI:表示每條指令周期數(shù)，即執(zhí)行一條指令所需的平均時(shí)鐘周期數(shù)。MIPS：表示每秒鐘執(zhí)行百萬(wàn)條指令數(shù)。(定點(diǎn)機(jī)速度指標(biāo))MFLOPS：表示每秒百萬(wàn)次浮點(diǎn)操作次數(shù)。8位補(bǔ)碼定點(diǎn)整數(shù)的范圍是：-128+127

寫出8位補(bǔ)碼(F9)16所對(duì)應(yīng)的定點(diǎn)整數(shù)十進(jìn)制真值：(F9)16

=(11111001)2真值為：-(0000111)2=-(7)10寫出十進(jìn)制數(shù)17.625所對(duì)應(yīng)的IEEE754單精度（32位）浮點(diǎn)機(jī)器數(shù)。17.625

=10001.101=1.00011012+100S=0E=100+01111111=10000011M=0001101000000000000000001000001100011010000000000000000

將十進(jìn)制數(shù)-35.875轉(zhuǎn)化為IEEE754標(biāo)準(zhǔn)的32位單精度浮點(diǎn)數(shù)。答：

-35.875=-100011.111=-1.000111112+101

S=1E=101+01111111=10000100M=00011111000000000000000

浮點(diǎn)數(shù)為：

11000010000011111000000000000000英文字母的編碼是什么？占幾個(gè)字節(jié)？答：ASCII碼，用1個(gè)字節(jié)存儲(chǔ)。

國(guó)標(biāo)碼用于表示什么？如何表示與存儲(chǔ)？答：用于表示漢字。用4位16進(jìn)制數(shù)字表示，2個(gè)字節(jié)存儲(chǔ)。存儲(chǔ)器的主要功能是什么？答：存儲(chǔ)程序和數(shù)據(jù)。計(jì)算機(jī)字長(zhǎng)16位，其存儲(chǔ)容量為32MB，若按雙字編址，它的尋址范圍是多少？答：(32M8位)/32位=8M某SRAM芯片，其存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目各為多少？答：地址線：16位。數(shù)據(jù)線：16位。

按照小端及大端存放規(guī)則，寫出數(shù)據(jù)ABCD1234H在連續(xù)4個(gè)內(nèi)存單元（00050H00053H）中的存放結(jié)果。

答：小端規(guī)則大端規(guī)則3412CDAB00050000510005200053ABCD123400050000510005200053存儲(chǔ)器分級(jí)的目的是什么？Cache-主存存儲(chǔ)層次用來(lái)解決什么問(wèn)題？主存-輔存存儲(chǔ)層次用來(lái)解決什么問(wèn)題？答：Cache-主存存儲(chǔ)層次用來(lái)解決主存速度低的問(wèn)題，彌補(bǔ)CPU與主存在速度上的差異，在主存和Cache之間增加輔助硬件使主存和Cache構(gòu)成一個(gè)整體，從CPU角度看，CPU訪問(wèn)Cache存儲(chǔ)系統(tǒng)時(shí)，速度接近Cache速度，而容量是主存容量，價(jià)格/容量比接近主存。Cache存儲(chǔ)系統(tǒng)對(duì)系統(tǒng)程序員和應(yīng)用程序員都是透明的，因?yàn)镃PU對(duì)Cache和主存層次的調(diào)度全部由硬件實(shí)現(xiàn)。

主存-輔存存儲(chǔ)層次用來(lái)解決主存容量小的問(wèn)題，在主存和輔存之間增加輔助硬件和輔助軟件，使主存和輔存構(gòu)成一個(gè)整體，擴(kuò)大程序可訪問(wèn)的存儲(chǔ)空間，通過(guò)把磁盤空間當(dāng)作主存空間供程序使用，建立起一個(gè)虛擬存儲(chǔ)器。存儲(chǔ)器擴(kuò)展技術(shù)主要解決什么？什么是位的擴(kuò)展，什么是字的擴(kuò)展？

答：解決芯片容量與系統(tǒng)容量匹配問(wèn)題。當(dāng)芯片數(shù)據(jù)線位數(shù)少于系統(tǒng)數(shù)據(jù)位數(shù)時(shí)，需要位擴(kuò)展；單芯片地址位數(shù)少于系統(tǒng)地址位數(shù)時(shí)，需要字?jǐn)U展。提高訪存速度可采取哪些措施？答：(1)采用高速器件，比如SDRAM、DDRSDRAM、DDR2SDRAM、DDR3SDRAM。

(2)增加高速緩沖存儲(chǔ)器cache。

(3)并行存儲(chǔ)結(jié)構(gòu)等。例：設(shè)CPU共有16根地址線和8根數(shù)據(jù)線，并用MREQ作為訪存控制信號(hào)，WR作為讀/寫命令信號(hào)(高為讀，低為寫)。設(shè)計(jì)一個(gè)容量為32KB、地址范圍為0000H～7FFFH的主存儲(chǔ)器。說(shuō)明設(shè)計(jì)方案。G1Y7G2A譯

Y6G2B

碼:AB器CY0

SRAM

A12…A0CSD7…D0WE解：芯片容量為：8K×8bits=8KB32KB容量的存儲(chǔ)器需要4片8KB存儲(chǔ)芯片；

4芯片地址分配如下：芯片0：0000H～1FFFH

芯片1：2000H～3FFFH

芯片2：4000H～5FFFH

芯片3：6000H～7FFFH

芯片譯碼地址分配如下：

A13A14A15對(duì)應(yīng)3-8譯碼器的輸入端ABC，Y0～Y3譯碼輸出分別選擇芯片0～芯片3的片選CS；

WR輸出至存儲(chǔ)芯片的WE端，MREQ直接輸出至G1，反相輸出至G2AG2B。主存與Cache的地址映射有幾種方式？都是什么方式？哪種方式比較實(shí)用？

答：三種映射方式：全相聯(lián)映射、直接映射、組相聯(lián)映射。其中組相聯(lián)映射融合了前兩種映射的優(yōu)點(diǎn)，最實(shí)用。主存和輔存在存儲(chǔ)程序方面有什么區(qū)別？CPU訪問(wèn)這兩種存儲(chǔ)器的方式是否相同？答：主存存儲(chǔ)正在或?qū)⒁獔?zhí)行的程序。執(zhí)行過(guò)的程序也可能存放在主存中。主存只能暫時(shí)保存程序，斷電即消失。輔存存放暫不執(zhí)行或不準(zhǔn)備執(zhí)行的程序；可以長(zhǎng)久保存。

CPU可以直接訪問(wèn)主存，無(wú)需任何軟件驅(qū)動(dòng)。但不能直接訪問(wèn)輔存，需要操作系統(tǒng)將輔存的內(nèi)容調(diào)入主存方可訪問(wèn)。指令格式分為幾個(gè)字段，各字段表示什么內(nèi)容？答：指令格式分為操作碼和操作數(shù)兩個(gè)字段。操作碼OP表示該指令應(yīng)進(jìn)行什么性質(zhì)的操作。不同的指令用操作碼字段的不同編碼來(lái)表示，每一種編碼代表一種指令。若操作碼字段有n位，則可表示2n條指令—有2n種不同的基本操作。操作數(shù)表示指令所要處理的數(shù)據(jù)。常以數(shù)據(jù)所在單元的地址形式給出。也稱“地址碼A”。操作數(shù)的來(lái)源通常為一個(gè)立即數(shù)（在指令代碼中直接給出）、寄存器中內(nèi)容、存儲(chǔ)單元的內(nèi)容或I/O端口的內(nèi)容。

操作數(shù)為什么又被稱為地址碼？指令中常用的操作數(shù)的個(gè)數(shù)是多少？答：操作數(shù)常以數(shù)據(jù)所在單元的地址形式給出。所以又稱為地址碼A。指令中常用的操作數(shù)的個(gè)數(shù)為3、2、1、0。對(duì)應(yīng)的指令稱為三地址指令、二地址指令、單地址指令和零地址指令。指令系統(tǒng)中采用不同尋址方式的主要目的是什么？答：縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性。哪種尋址方式獲取操作數(shù)的速度最快？答：立即尋址。單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用何種尋址方式？答：隱含尋址。說(shuō)明指令尋址。答：順序?qū)ぶ?、跳躍尋址（相對(duì)尋址）。指出四種不同的尋址方式；說(shuō)明每種尋址方式操作數(shù)的位置及尋址過(guò)程。答：(1)立即尋址：操作數(shù)在指令中。取出指令立即得到操作數(shù)。

(2)寄存器尋址：操作數(shù)在寄存器中，指令中給出寄存器地址，用此地址訪問(wèn)寄存器得到操作數(shù)。

(3)直接尋址：操作數(shù)在存儲(chǔ)器中，指令中給出存儲(chǔ)器地址，用此地址訪問(wèn)存儲(chǔ)器得到操作數(shù)。(4)寄存器間接尋址：操作數(shù)在存儲(chǔ)器中，指令中給出寄存器地址為形式地址，用此地址訪問(wèn)寄存器得到操作數(shù)實(shí)際地址，再用該地址訪問(wèn)存儲(chǔ)器得到操作數(shù)。

指令格式如下所示，其中OP為操作碼，試分析指令格式的特點(diǎn)。1597430OP—源寄存器目標(biāo)寄存器解：指令格式的特點(diǎn)為（1）單字長(zhǎng)（16位）二地址指令；（2）操作碼字段OP可以指定的27=128條指令；（3）源寄存器和目標(biāo)寄存器都是通用寄存器（可分別指定16個(gè)寄存器），是RR（寄存器-寄存器）型指令，兩個(gè)操作數(shù)均在寄存器中；（4）操作數(shù)尋址方式是寄存器尋址?；镜闹噶铑愋陀心男?？答：數(shù)據(jù)傳送類、運(yùn)算(算數(shù)、邏輯、移位運(yùn)算)類及控制轉(zhuǎn)移類指令。執(zhí)行子程序調(diào)用的指令時(shí)，如何保護(hù)斷點(diǎn)信息？答：斷點(diǎn)信息即PC值，保存到堆棧中。比較轉(zhuǎn)移指令和子程序調(diào)用指令在功能上的異同點(diǎn)。答：轉(zhuǎn)移指令和子程序調(diào)用指令都屬于控制轉(zhuǎn)移類指令；轉(zhuǎn)移指令分為無(wú)條件轉(zhuǎn)移和條件轉(zhuǎn)移。無(wú)條件轉(zhuǎn)移是將該指令中地址字段內(nèi)容的內(nèi)容寫入PC中，改變指令執(zhí)行順序；條件轉(zhuǎn)移指令是當(dāng)條件滿足時(shí)，計(jì)