湖南大學數據結構期末復習

2023/2/51二進制計數器

返回計數器：用以統(tǒng)計輸入時鐘脈沖CP個數的電路。計數器的分類：

二進制計數器

1．按計數進制分

二進制計數器：按二進制數運算規(guī)律進行計數的電路稱作二進制計數器。

十進制計數器：按十進制數運算規(guī)律進行計數的電路稱作十進制計數器。

任意進制計數器：二進制計數器和十進制計數器之外的其它進制計數器統(tǒng)稱為任意進制計數器。二進制計數器是結構最簡單的計數器，但應用很廣。2023/2/53

2．按數字的變化規(guī)律

加法計數器：隨著計數脈沖的輸入作遞增計數的電路稱作加法計數器。

減法計數器：隨著計數脈沖的輸入作遞減計數的電路稱作減法計數器。

加/減計數器：在加/減控制信號作用下，可遞增計數，也可遞減計數的電路，稱作加/減計數器，又稱可逆計數器。。

3．按計數器中觸發(fā)器翻轉是否同步分

異步計數器：計數脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內部提供，應翻轉的觸發(fā)器狀態(tài)更新有先有后的計數器，稱作異步計數器。同步計數器：計數脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應翻轉的觸發(fā)器同時翻轉的計數器，稱作同步計數器。

2023/2/54同步二進制計數器

同步計數器中，各觸發(fā)器的翻轉與時鐘脈沖同步。同步計數器的工作速度較快，工作頻率也較高。

1．同步二進制加法計數器（1）設計思想：①所有觸發(fā)器的時鐘控制端均由計數脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。

當低位不向高位進位時，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當低位向高位進位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數加1。

2023/2/55

（2）當低位全1時再加1，則低位向高位進位。

1＋1＝1

11＋1＝100

111＋1＝1000

1111＋1＝10000

……可得到T的表達式為：T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q02023/2/56表5-7

4位二進制加法計數器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600002023/2/57圖5-194位同步二進制加法計數器的時序圖2023/2/58圖5-204位同步二進制加法計數器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0仿真

2023/2/592．同步二進制減法計數器（1）設計思想：

①所有觸發(fā)器的時鐘控制端均由計數脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。②應控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。

當低位不向高位借位時，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；當低位向高位借位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉，計數減1。

2023/2/510

（2）觸發(fā)器的翻轉條件是：當低位觸發(fā)器的Q端全0時再減1，則低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111

……可得到T的表達式為：

2023/2/511表5-84位二進制減法計數器的狀態(tài)轉換表CP順序Q3

Q2

Q1

Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600002023/2/512異步計數器的計數脈沖沒有加到所有觸發(fā)器的CP端。

當計數脈沖到來時，各觸發(fā)器的翻轉時刻不同。

分析時，要特別注意各觸發(fā)器翻轉所對應的有效時鐘條件。異步二進制計數器是計數器中最基本最簡單的電路，它一般由接成計數型的觸發(fā)器連接而成，計數脈沖加到最低位觸發(fā)器的CP端，低位觸發(fā)器的輸出Q作為相鄰高位觸發(fā)器的時鐘脈沖。異步二進制計數器返回2023/2/5131．異步二進制加法計數器

必須滿足二進制加法原則：逢二進一（1+1=10，即Q由1→0時有進位。）組成二進制加法計數器時，各觸發(fā)器應當滿足：

①每輸入一個計數脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當低位觸發(fā)器由1變?yōu)?時，應輸出一個進位信號加到相鄰高位觸發(fā)器的計數輸入端。

2023/2/514圖5-123位異步二進制加法計數器仿真

（1）JK觸發(fā)器構成的3位異步二進制加法計數器（用CP脈沖下降沿觸發(fā)）①電路組成

②工作原理2023/2/515③計數器的狀態(tài)轉換表

表5-53位二進制加法計數器狀態(tài)轉換表CP順序Q2Q1Q0等效十進制數0000010011201023011341004510156110671117800002023/2/516④時序圖

圖5-133位二進制加法計數器的時序圖2023/2/517⑤狀態(tài)轉換圖

圖5-143位二進制加法計數器的狀態(tài)轉換圖圓圈內表示Q2Q1Q0的狀態(tài)用箭頭表示狀態(tài)轉換的方向2023/2/518⑥結論

如果計數器從000狀態(tài)開始計數，在第八個計數脈沖輸入后，計數器又重新回到000狀態(tài)，完成了一次計數循環(huán)。所以該計數器是八進制加法計數器或稱為模8加法計數器。如果計數脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4f0，Q2輸出波形的頻率為1/8f0。這說明計數器除具有計數功能外，還具有分頻的功能。2023/2/5192．異步二進制減法計數器必須滿足二進制數的減法運算規(guī)則：0-1不夠減，應向相鄰高位借位，即10-1＝1。

組成二進制減法計數器時，各觸發(fā)器應當滿足：

①每輸入一個計數脈沖，觸發(fā)器應當翻轉一次（即用T′觸發(fā)器）；②當低位觸發(fā)器由0變?yōu)?時，應輸出一個借位信號加到相鄰高位觸發(fā)器的計數輸入端。

2023/2/520圖5-163位異步二進制減法計數器(a)邏輯圖(b)時序圖仿真

（1）JK觸發(fā)器組成的3位異步二進制減法計數器（用CP脈沖下降沿觸發(fā)）。2023/2/521表5-63位二進制減法計數器狀態(tài)表

CP順序Q2Q1Q0等效十進制數0000011117211063101541004501136010270011800