電子技術(shù)第10講(邏輯門電路、組合邏輯電路)

第20章組合邏輯電路第10講20.3TTL集成門電路20.6組合邏輯電路的分析和設(shè)計20.7集成組合邏輯電路——加法器20.8集成組合邏輯電路——編碼器20.9集成組合邏輯電路——譯碼器和數(shù)字顯示1四種表示方法Y=AB+AB邏輯代數(shù)式(邏輯表達(dá)式,邏輯函數(shù)式)11&&≥1ABY

邏輯電路圖:卡諾圖

將邏輯函數(shù)輸入變量取值的不同組合與所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出的表格。N個輸入變量種組合。真值表：邏輯函數(shù)的表示法2TTL—晶體管-晶體管邏輯集成電路20.3集成門電路集成門電路雙極型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金屬氧化物半導(dǎo)體場效應(yīng)管集成電路3一、TTL與非門的基本原理20.3.1TTL集成門電路（P235）TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多發(fā)射極晶體管NNP4E1E2E3BCR1R1T1BCE1E2E3NNP51.輸入端不全為高電平時（有0.3V低電平輸入）“0”1V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高電平！NNP6+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被鉗在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時或輸入全懸空T2、T5飽和導(dǎo)通uo=0.3V輸出低電平輸入懸空，相當(dāng)于輸入“1”NNP7輸入、輸出的邏輯關(guān)系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC8與非門表示符號邏輯表示式&ABYCY=ABCY=AAY（非門，反相器）&ABYY=AB9如：TTL門電路芯片（四2輸入與非門，型號74LS00)地GNDTTL門電路芯片簡介&&&1413121110981234567&管腳電源VCC（+5V）外形10&&1413121110981234567電源VCC（+5V）地GNDTTL門電路芯片（二4輸入與非門，型號74LS20)11常用TTL邏輯門電路（見附錄F）名稱國際常用系列型號國產(chǎn)部標(biāo)型號說明四2輸入與非門74LS00T1000四2輸入或門四2輸入異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T1008T1086T1021T1002一個組件內(nèi)部有四個門，每個門有兩個輸入端一個輸出端。一個組件內(nèi)有兩個門，每個門有4個輸入端。只一個門，8個輸入端。有6個反相器。12三、TTL門電路的主要技術(shù)參數(shù)1)輸出高電平、低電平高電平:3.4V--4V以上低電平:0.3V--0.4V以下2)噪聲容限電壓：反映門電路抗干擾能力的參數(shù)。133)扇出系數(shù):&&&≥1TTL門電路的主要參數(shù)扇出系數(shù)—輸出端允許驅(qū)動的門電路的最大數(shù)目

一般，8<=N<=10。14輸入A、B波形如圖所示,請畫出與非門的輸出（Y）波形。ABYY=AB課堂練習(xí):&ABYABY001011101110真值表15E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE1.結(jié)構(gòu)20.3.2三態(tài)門16+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2.工作原理(1)控制端E=0時的工作情況：01截止17+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1時的工作情況10導(dǎo)通截止截止高阻態(tài)18功能表3.三態(tài)門的符號及功能表功能表使能端高電平有效時使能端低電平有效時&ABF符號&ABF符號19E1E2E3公用總線=０=１=０三態(tài)門主要作為TTL電路與總線間的接口電路。4.三態(tài)門的用途工作時，E1、E2、E3分時接入高電平。2020.6組合邏輯電路的分析和設(shè)計特點:某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號決定,而與該電路在此輸入信號之前所具有的狀態(tài)無關(guān)。

組合邏輯電路：用各種門電路組成的，用于實現(xiàn)某種功能的復(fù)雜邏輯電路。化簡得出結(jié)論（邏輯功能）。組合邏輯電路圖寫出邏輯表達(dá)式分析方法：20.6.1組合邏輯電路的分析21例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0異或門組合邏輯電路的分析=AB+AB=1ABY22組合邏輯電路的分析例2：M=1(高電平）：Y=AM=0(低電平）：Y=B本圖功能：二選一電路。數(shù)據(jù)選擇器B&&&AMY1M=0時：門1輸出恒為1，A信號被拒之門外。零電平對與非門的封門作用。Y=AMBM=AM+BM23例3：證明：下面兩電路具有相同的邏輯功能。B&&1AY11B11&AY1124方法：證明兩者具有相同的最簡邏輯式。B&&1AY11Y=AB+ABB11&AY11Y=(A+B)(A+B)=AB+AB25例4：：化簡Y＝AD+CD+AC+BC+DC，并用CT74LS20雙4輸入“與非”門組成電路。Y＝AD+CD+AC+BC+DC＝AD+C(D+A+B+D)=AD+C=AD+C=AD.C26CT74LS20雙4輸入“與非”門&&1413121110981234567ADCY+5V2720.6.2組合邏輯電路的設(shè)計方法步驟:根據(jù)題意列真值表邏輯式化簡卡諾圖化簡畫邏輯電路圖寫最簡邏輯式28例1:

交通燈故障監(jiān)測邏輯電路的設(shè)計。紅燈R黃燈Y綠燈G單獨亮正常黃、綠同時亮正常其它情況不正常29單獨亮正常黃、綠同時亮正常其他情況不正常組合邏輯電路的設(shè)計RYGZ000100100100011010001011110111111、列真值表2、卡諾圖化簡RYGRYG000011111011110000RYRG3、寫最簡邏輯式設(shè)：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。例1寫邏輯式化簡Z=RYG+RG+RYZ=RYG+RYG+RYG+RYG304、用基本邏輯門構(gòu)成邏輯電路Z=RYG+RG+RYRYG&111&&1Z若要求用與非門構(gòu)成邏輯電路呢？組合邏輯電路的設(shè)計例1315、用與非門構(gòu)成邏輯電路=RYG+RG+RY=RYG?RG?RY組合邏輯電路的設(shè)計例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)32例2設(shè)計一個三人表決邏輯電路，要求:三人A、B、C各控制一個按鍵，按下為“1”，不按為“0”。多數(shù)（2）按下為通過。通過時L＝1，不通過L＝0。用與非門實現(xiàn)。組合邏輯電路的設(shè)計例2LABC+5V要設(shè)計的邏輯電路33ABCL00000010010001111000101111011111ABC0000111110111100002、用畫卡諾圖化簡L=AC+BC+AB3、寫出最簡“與或”式組合邏輯電路的設(shè)計例21、列真值表BCACAB寫邏輯式化簡L=ABC+ABC+ABC+ABC344、用與非門實現(xiàn)邏輯電路L=AB+AC+BC=AB?AC?BC組合邏輯電路的設(shè)計例2&&&&ABCL&35例3旅客列車分特快、直快和普快，并依此為優(yōu)先通行順序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快、普快，開車信號分別為YA、YB、YC。組合邏輯電路的設(shè)計例336ABCYAYBYC000000001 001010 010011 010100 100101 100110 100111 1002、寫邏輯式化簡3、寫出最簡“與或”式1、列真值表YA=ABC+ABC+ABC+ABCABC000011111011100001AYB=ABC+ABCYA=AYC=ABCYB=ABYC=ABC組合邏輯電路的設(shè)計例3374、畫邏輯圖YA=AYC=ABCYB=AB&&ABCYA&&YBYC組合邏輯電路的設(shè)計例338組合電路設(shè)計關(guān)鍵：找出輸入變量、輸出變量，根據(jù)題意列真值表寫出邏輯表達(dá)式39作業(yè)：P292習(xí)題20.6.104020.7-20.9集成組合邏輯電路20.9譯碼器和顯示譯碼器20.7加法器20.8編碼器4120.7加法器(1)半加器1+)010+)110+)001+)110進位C半加器真值表ABSC0000011010101101S=AB+AB=ABC=AB42S=AB+AB=ABC=AB半加器邏輯電路圖A&＝1BSC半加器ABSC43(2)全加器半加器ABSC全加器AnBnCnSnCn+1本位加數(shù)低位向本位的進位本位和本位向高位的進位44全加器真值表CnAnBnSnCn+1

0000000110010100110110010101011100111111Sn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)全加器邏輯函數(shù)式45Sn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)An&＝1Bn&＝1CnSnCn+11全加器由2個半加器構(gòu)成一個全加器半加器46全加器AnBnCnSnCn+1用4個全加器構(gòu)成一個4位二進制加法器全加器全加器全加器全加器C0C4A0A3A2A1B0B1B3B2S0S1S2S374LS834720.8編碼器用途:將數(shù)字或信號（輸入）編成二進制代碼（輸出）。常用類型:4線—2線編碼器8線—3線編碼器16線—4線編碼器選擇編碼器依據(jù)：輸入信號的個數(shù)481.4線—2線編碼器（2位二進制編碼器）

Y0Y1I1I3I0I2（1）真值表I2Y1Y0I1I3000100001001010010100011I0一、二進制編碼器（將某種信號編制成二進制代碼）

（2）寫出關(guān)于Y1、Y0的邏輯式Y(jié)1=I2+I3=I2I3Y0=I1+I3=I1I349Y1=I2+I3=I2I3Y0=I1+I3=I1I3（3）用與非門實現(xiàn)&I2I3I1&Y1Y0502.8線—3線編碼器（3位二進制編碼器）

Y0Y1Y2I0I1I7（邏輯電路設(shè)計略,設(shè)計方法同4—2編碼器）Y2Y1Y0 000I0 001I1 111I7輸入51I1&Y2&Y1&Y0I2I3I4I5I6I78線—3線編碼器（三位二進制編碼器）52

4個輸入的優(yōu)先級別的高低次序依次為I3、I2、I1、I0。邏輯表達(dá)式為：

Y1=I2ī3+I3Y0=I1ī2ī3+I3

由于有了無關(guān)項，邏輯表達(dá)式比前面介紹的非優(yōu)先編碼器簡單些。

二、優(yōu)先編碼器上面討論的編碼器對輸入信號有一定的要求，即任何時刻輸入有效信號不能超過1個。當(dāng)同一時刻出現(xiàn)多個有效的輸入信號，會引起輸出混亂。為保證工作可靠,電路必須采用優(yōu)先編碼器，這種編碼器能按事先安排的輸入端優(yōu)先次序輸出代碼。輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××1114線-2線優(yōu)先編碼器功能表

53二進制數(shù)（8421碼）十進制數(shù)二進制數(shù)00000100012 00103 00114 01005 0101601107 01118 100091001十進制數(shù)二進制數(shù)101010111011121100131101141110151111組成：用0和1兩數(shù)字組成，逢二進一三、二——十進制編碼器（將0-9十個數(shù)字編成二進制的電路）

54二進制數(shù)（8421碼）每一位上的1所代表的十進制數(shù)的大小稱為權(quán)重例：十進制數(shù)11111103+1102+1101+1100=11000+1100+110+11=1111例：二進制數(shù)1111123+122+121+120=18+14+12+11=15四位二進制數(shù)，每位的權(quán)重分別為8、4、2、1，所以稱為8421碼權(quán)重底數(shù)稱為基指數(shù)為位數(shù)二——十編碼器55二—十進制（BCD碼）二——十編碼器用4位二進制數(shù)0000-1001分別代表十進制數(shù)0-9，稱為二—十進制數(shù)，又稱為BCD碼（BinaryCodedDecimal）

輸入輸出十進制數(shù)Y3Y2Y1Y000000100012 00103 00114 01005 0101601107 01118 100091001二—十進制（BCD碼）編碼表56

輸入輸出十進制數(shù)Y3Y2Y1Y000000100012 00103 00114 01005 0101601107 01118 100091001二—十進制（BCD碼）編碼表Y3=I8+I9=I8I9Y2=I4+I5＋

I6+I7

=I4I5I6I7Y1=I2+I3＋

I6+I7

=I2I3I6I7Y0=I1+I3＋

I5+I7+I9

=I2I3I6I7I9（邏輯圖略）57總結(jié)：編碼過程

確定二進制代碼的位數(shù)列編碼表（真值表）由真值表寫出邏輯式畫邏輯圖5820.9——1譯碼器用途:計算機中的地址譯碼電路常用類型:2線—4線譯碼器型號:74LS1393線—8線譯碼器型號:74LS1384線—16線譯碼器型號:74LS154譯碼:將二進制代碼（輸入）按其編碼時的原意譯成對應(yīng)的數(shù)字或信號（輸出）。591.2線—4線譯碼器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0畫關(guān)于的卡諾圖A1A001111100Y0=A1+A0=A1A0寫出關(guān)于的邏輯式Y(jié)0一、各種譯碼器及設(shè)計

602.3線—8線譯碼器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只=0Y0001只=0Y1111只=0Y7（邏輯電路設(shè)計略，設(shè)計方法同2—4譯碼器）613.4線—16線譯碼器（74LS154）0001只=0A2A1A00000只=0Y0Y11111只=0Y15A3A0A1A2Y0Y1Y15A3（邏輯電路設(shè)計略，設(shè)計方法同2—4譯碼器）624.

74138型二進制集成譯碼器功能表輸入輸出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110631)數(shù)據(jù)信號：輸入二進制代碼CBA高電平有效，輸出Y0～Y7低電平有效。3)譯碼狀態(tài)各輸出的邏輯表達(dá)式:工作原理：2)輸入使能端:G1=1，，同時滿足,允許譯碼，否則禁止譯碼。64用途:1）譯碼器能產(chǎn)生3變量函數(shù)的全部最小項，利用這一點能夠方便地實現(xiàn)3變量邏輯函數(shù)。

2）常用于計算機中的地址譯碼。650Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&&&&&&&&&74138邏輯電路及圖形符號661.試用譯碼器實現(xiàn)Y＝AB+BC+CA。分析：邏輯式可用邏輯門實現(xiàn)，亦可用譯碼器實現(xiàn)。 （3）將變量與譯碼器管腳一一對應(yīng)： A:A2，B:A1,C:A0，則（2）將邏輯式用最小項表示方法：（1）依據(jù)邏輯式中變量個數(shù)確定所需譯碼器 類型：三變量3/8譯碼器三、譯碼器的應(yīng)用舉例:67A0A1A2Y0Y1Y3Y2Y4Y5Y6Y7CBA&YS1S2S3“1”CT74LS138682.74LS139型雙2/4線譯碼器外引線及管腳排列圖和邏輯圖（見P274，圖20.9.2），分析其功能。A0A1&Y0Y1Y2Y31&&&1111SY0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0Y0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0即69方法：與所有組合電路分析相同，寫出邏輯式、列出真值表。注：此處S為使能端，低電平有效。A0A1&Y0Y1Y2Y31&&&1111S703.模擬信號多路轉(zhuǎn)換的數(shù)字控制輸入模擬電壓模擬電子開關(guān)u0u1u2u3譯碼器A1A0Y0Y1Y2Y3u輸出模擬電壓數(shù)字控制信號714.計算機中存儲器單元及輸入輸出接口的尋址0單元1單元2單元3單元控制門控制門控制門控制門譯碼器A1A0Y0Y1Y2Y3或接口單元存儲器單元計算機中央處理單元(CPU)數(shù)據(jù)線地址線單元選擇線72地址線數(shù)n尋址范圍(可選擇的單元數(shù))n23416(單片機)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)7320.9——2二—十進制顯示譯碼器顯示譯碼器用于將數(shù)字儀表、計算機和其它數(shù)字系統(tǒng)中的測量數(shù)據(jù)、運算結(jié)果譯成十進制數(shù)顯示出來。數(shù)字、文字、符號代碼譯碼器顯示器74abcdefgYa-Yg:控制信號高電平時,對應(yīng)的LED亮低電平時,對應(yīng)的LED滅發(fā)光二極管510YaYbYgabg510510顯示譯碼器1）半導(dǎo)體數(shù)碼管——七段顯示數(shù)碼管75譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設(shè)計的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYg76Yaabcdefg譯碼器YbYcYdYeYfYgA3A2A1A0七段顯示譯碼電路真值表十進制數(shù)A3A2A1A0

YaYbYcYdYeYfYg

顯示字形00000111111001000101100001輸入二進制數(shù)輸出2）七段顯示譯碼器77七段顯示譯碼電路真值表十進制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

10