計(jì)算機(jī)原理與設(shè)計(jì)習(xí)題

簡述RISC和CISC的主要差別。CISC（ComplexInstructionSetComputer）是對那些具有復(fù)雜指令系統(tǒng)的CPU的總稱，CISC指令系統(tǒng)往往提供豐富的尋址方式，每條指令長短不一，常用的指令較短，不常用的指令較長，設(shè)計(jì)CPU時(shí)往往采用微程序的方法來實(shí)現(xiàn)這些指令，CISC的優(yōu)點(diǎn)是代碼緊湊，使用較少的存儲器，缺點(diǎn)是實(shí)現(xiàn)復(fù)雜的指令需要較多的芯片面積而且不利于流水線操作。RISC（ReducedInstructionSetComputer）是對那些具有簡單指令系統(tǒng)的CPU的總稱，RISC指令系統(tǒng)的特點(diǎn)有兩個(gè)，一是指令長度固定，這有利于流水線CPU的設(shè)計(jì)，二是所謂的Load/Store結(jié)構(gòu)。1假設(shè)我們有兩臺計(jì)算機(jī)M1和M2。M1的主頻是1GHz，M2的主頻是2GHz。每臺計(jì)算機(jī)的指令都有4類，它們的CPI分別為1、2、3和4。當(dāng)同樣一個(gè)用高級語言編寫的程序在兩臺機(jī)器上分別編并譯執(zhí)行時(shí)，我們得到下表所列的結(jié)果。

計(jì)算機(jī)主頻CPI執(zhí)行指令數(shù)1234M11GHz50%35%10%5%20200000M22GHz10%10%30%50%22000000其中的百分比是執(zhí)行時(shí)每類指令出現(xiàn)的頻率。試分別計(jì)算該程序在兩臺機(jī)器上的執(zhí)行時(shí)間。如果單從執(zhí)行時(shí)間上考慮，哪一臺機(jī)器的性能更好？2解題思路：解：3試計(jì)算上題中兩臺計(jì)算機(jī)的MIPS（MillionInstructionsPerSecond），即每秒能執(zhí)行多少百萬條指令。解題思路：解：4如果使用1000000個(gè)CPU構(gòu)建一個(gè)并行系統(tǒng)并想得到單CPU系統(tǒng)500000倍的性能，那么程序中允許出現(xiàn)的串行執(zhí)行的代碼的比例應(yīng)該不超過多少才行？解題思路：解：5試用多個(gè)32位二選一多路器mux2x32設(shè)計(jì)一個(gè)32位的八選一多路器mux8x32。解題思路：解：ys2s10s11s00a0a1s01a2a3s02a4a5s03a6a76試分別用結(jié)構(gòu)描述、數(shù)據(jù)流描述和功能描述三種風(fēng)格寫出帶有使能端的3-8譯碼器的VerilogHDL代碼。提示：功能描述風(fēng)格的語句可用e=ena<<n。結(jié)構(gòu)描述

decoder3egate.v數(shù)據(jù)流描述

decoder3dataf.v功能描述

decoder3func.v7用VerilogHDL設(shè)計(jì)一個(gè)異步清零再加上使能端e的32位D觸發(fā)器（dffe32）。參考代碼dffe32.v參考代碼addsub32.v試設(shè)計(jì)一個(gè)32位的加減法器，增加一個(gè)輸出信號v來指出結(jié)果是否上溢。8用補(bǔ)碼計(jì)算下列各式中兩個(gè)數(shù)的和。

（1）x=0.11001y=-0.10111

（2）x=0.10010y=0.11000

解：9用補(bǔ)碼計(jì)算下列各式中兩個(gè)數(shù)的差。

（1）x=-0.01111y=0.00101

（2）x=0.11011y=-0.10010

解：10用補(bǔ)碼Booth乘法計(jì)算x=0.1010,y=-0.0110

的積x*y。解：11使用功能描述風(fēng)格的VerilogHDL(casex)重新設(shè)計(jì)AlU并仿真。參考代碼alufunc.v在ALU中添加一位標(biāo)志位v（輸出），判斷帶符號數(shù)計(jì)算時(shí)的溢出。參考代碼alu_v.v12試實(shí)現(xiàn)sla(ShiftLeftArithmetic)指令（算術(shù)左移、保持正負(fù)不變）。參考代碼sla.v用功能描述風(fēng)格的VerilogHDL設(shè)計(jì)單周期CPU。參考代碼sccpu.v13假定某變量x存放在寄存器R1中為11111111111111111111101111000000B，則變量x在屏幕上用16進(jìn)制顯示為0xFFFFFBC0。若x的類型為int，則x的值為-1088；對R1進(jìn)行算術(shù)左移4位后的值在屏幕上顯示為0xFFFFBC00；對R1算術(shù)右移4位后為0xFFFFFFBC；對R1邏輯右移4位后為0x0FFFFFBC。14以下是用C語言寫的一個(gè)傳統(tǒng)的While語句：while(save[i]==k)i+=1;假設(shè)i和k對應(yīng)于寄存器$s3和$s5，數(shù)組save的基址存放在$s6中，對應(yīng)的MIPS匯編代碼為：假定loop的開始位置在內(nèi)存80000處，則上述循環(huán)的MIPS機(jī)器碼為：根據(jù)上述給出的敘述，回答下列問題。（1）上述給出的MIPS機(jī)器碼中有一處錯(cuò)誤，你能找出來嗎?（2）MIPS內(nèi)存空間的編址單位是多少?（3）解釋為什么指令“sll$t1,$s3,2”能實(shí)現(xiàn)4*i的功能?（4）該循環(huán)中哪些是R-型指令?哪些是I-型指令?（5）$t0和$s6的編號各為多少?（6）Exit的值是多少？要求說明其含義和計(jì)算過程。（7）指令“jloop”的操作碼是什么（用二進(jìn)位表示）?（8）MIPS中分支指令和跳轉(zhuǎn)指令的跳轉(zhuǎn)范圍分別是什么?（9）數(shù)組save的每個(gè)元素占幾個(gè)字節(jié)?15（1）上述給出的MIPS機(jī)器碼中有一處錯(cuò)誤，你能找出來嗎?答：第一條指令中的倒數(shù)第二個(gè)字段的值應(yīng)該是2，而不是4，表示左移的位數(shù)。（2）MIPS內(nèi)存空間的編址單位是多少?答：字節(jié)。從上圖可看出，每條指令32位，占4個(gè)地址，所以一個(gè)地址中有8位。（3）解釋為什么指令“sll$t1,$s3,2”能實(shí)現(xiàn)4*i的功能。答：因?yàn)檫@是左移指令，左移2位，相當(dāng)于乘22=4。（4）該循環(huán)中哪些是R-型指令?哪些是I-型指令?答：從上圖可看出，第1-2條為R-型，第3-5條為I-型。（5）$t0和$s6的編號各為多少?答：從第3和4條指令，可看出$t0的編號為8，第2條指令看出$s6的編號為22。16（6）Exit的值是多少？要求說明其含義和計(jì)算過程。答：Exit的值是80024，其含義是循環(huán)結(jié)束時(shí)跳出循環(huán)后執(zhí)行的首條指令的地址，由當(dāng)前條件轉(zhuǎn)移指令（分支指令）的地址80012，加上4得到下條指令的地址，然后再加上相對位移量2*4得到。80012+4+2*4=80024。（如果答Exit為2也算對，此時(shí)其含義就是轉(zhuǎn)移到的目標(biāo)指令相對于當(dāng)前條件轉(zhuǎn)移指令的指令條數(shù)，所以計(jì)算時(shí)，需要將指令條數(shù)轉(zhuǎn)換為地址位移量，所以要乘以4。）（7）指令“j20000”的操作碼是什么（用二進(jìn)位表示）?答：其操作碼為“000010”。17（8）MIPS中分支指令和跳轉(zhuǎn)指令的跳轉(zhuǎn)范圍分別是什么?答：因?yàn)榉种е噶睿l件轉(zhuǎn)移指令）的相對位移量的范圍為：-215到+（215-1），但這是相對于分支指令的下條指令而言的，所以，相對于當(dāng)前分支指令而言，轉(zhuǎn)移范圍為：-（215-1）到+215條指令。即：往前跳，最多跳到第32767條指令（相當(dāng)于32767x4=131068個(gè)單元），往后跳，最多跳到第32768條指令（相當(dāng)于32768x4=131072個(gè)單元）。因?yàn)闊o條件跳轉(zhuǎn)指令的目標(biāo)地址范圍為：0到226-1（相對于下條指令），所以，相對于本條指令而言，其轉(zhuǎn)移范圍為：1到226條指令。即：相對于當(dāng)前跳指令而言，最近就跳到下條指令，最遠(yuǎn)跳到后面的第226條指令。（9）數(shù)組save的每個(gè)元素占幾個(gè)字節(jié)?答：因?yàn)槊看窝h(huán)取數(shù)，其下標(biāo)地址都要乘以4，所以是4個(gè)字節(jié)。18假設(shè)各主要功能單元的操作時(shí)間為：

讀存儲器：10ns，寫存儲器：5nsALU和加法器：10ns寄存器堆（讀/寫）：5ns而MUX、控制單元、PC、擴(kuò)展器和傳輸線路沒有延遲，若各類指令的執(zhí)行次數(shù)占總數(shù)的比例為：20%取數(shù)、10%存數(shù)、50%ALU、15%分支、5%跳轉(zhuǎn)，則下面實(shí)現(xiàn)方式中，哪個(gè)更快？快多少？每條指令在一個(gè)固定長度的時(shí)鐘周期內(nèi)完成每條指令在一個(gè)時(shí)鐘周期內(nèi)完成，但時(shí)鐘周期是可以根據(jù)指令類型動(dòng)態(tài)變化的。19解：20假設(shè)某臺機(jī)器有4級中斷，其硬件排隊(duì)優(yōu)先次序?yàn)?>2>3>4，中斷處理優(yōu)先次序?yàn)?>1>2>4，要求：（1）給出每級中斷的中斷屏蔽碼（假設(shè)“1”表示允許，“0”表示禁止）（2）假設(shè)在執(zhí)行主程序時(shí)，1、2、3、4級中斷同時(shí)有請求，請畫出CPU執(zhí)行程序的軌跡。21中斷屏蔽位表中斷級別中斷級屏蔽位1級2級3級4級目態(tài)1111第１級0010第２級1010第３級0000第４級111022用戶程序中斷請求中斷處理程序1234①②③④中斷請求處理圖23計(jì)算機(jī)系統(tǒng)發(fā)生異常事件或外設(shè)完成I/O任務(wù)時(shí)，一般都通過中斷方式請求CPU執(zhí)行相應(yīng)的中斷服務(wù)程序來處理。在以下給出的情況中，哪個(gè)不會(huì)引起中斷？ A.鍵盤緩沖滿 B.一個(gè)字符打印完 C.運(yùn)算結(jié)果為0 D.頁面失效(miss)答案：C24試比較單周期CPU與多周期CPU各自的優(yōu)缺點(diǎn)。單周期CPU用一個(gè)時(shí)鐘周期執(zhí)行一條指令，而確定時(shí)鐘周期的時(shí)間長度時(shí)要考慮執(zhí)行時(shí)間最長的指令，以此定出CPU的時(shí)鐘頻率，不管指令的復(fù)雜程度如何，單周期CPU都花費(fèi)相同的時(shí)間去執(zhí)行，這造成了時(shí)間上的浪費(fèi)；多周期CPU的中心思想是把一條指令的執(zhí)行分成若干個(gè)小周期，根據(jù)每條指令的復(fù)雜程度使用不同的小周期去執(zhí)行，這可以更有效利用時(shí)間，有利于流水線設(shè)計(jì)，但控制部件較單周期CPU的更復(fù)雜一些。25我們在敘述單周期CPU與多周期CPU的設(shè)計(jì)方法時(shí)使用了相同的測試程序并給出了測試結(jié)果，從而我們知道了兩種CPU在執(zhí)行相同的測試程序時(shí)所用的時(shí)間。假設(shè)多周期CPU的一個(gè)時(shí)鐘周期是4ns，而單周期CPU的一個(gè)時(shí)鐘周期比多周期CPU的5倍略短一些，比如19ns。試從執(zhí)行時(shí)間上比較兩種CPU執(zhí)行測試程序時(shí)的性能。26解：測試程序中共執(zhí)行32條指令，其中：CPI5432指令數(shù)11524271、什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為16位，存儲周期為100ns，則存儲器的帶寬是多少？答：存儲器的帶寬是指單位時(shí)間內(nèi)存儲器所能存取的最大信息量，通常以bps或Bps作為度量單位。數(shù)據(jù)總線寬度為16位，存儲周期為100ns的存儲器的帶寬為：

16b/(100ns)=16b/(100*10-9s)=160Mbps2、一個(gè)字長為32位的計(jì)算機(jī)，其存儲容量為128KB，按字節(jié)編址和按字編址的尋址范圍各是多少？答：128KB=217B，如果按字節(jié)編址，需要217個(gè)地址，則需要17位地址線，尋址范圍為0~217-1；若按字編址，則每個(gè)字占一個(gè)地址，128KB是32K（215）個(gè)字，需要15根地址線，尋址范圍為0~215-1。283、一個(gè)64K×32位的存儲器，按字節(jié)尋址，其地址線和數(shù)據(jù)線各是多少位？答：32位說明數(shù)據(jù)線為32位；64K=216，按照字節(jié)尋址，需要16+2=18位地址線。4、用2K×4位的存儲芯片構(gòu)成一個(gè)具有14根地址線、8根數(shù)據(jù)線的存儲器，試問：

（1）該存儲器的存儲容量是多少KB？

（2）需要幾片上述存儲芯片？答：（1）數(shù)據(jù)線為8根，即按字節(jié)尋址；地址線為14根，即尋址空間大小為214，故存儲容量為16KB。

（2）需要2K×4位的芯片數(shù)目為：

（16K/2K）×（8/4）=8×2=16。295、假定某計(jì)算機(jī)的cache共16行，開始為空，塊大小為1個(gè)字，采用直接映射方式。CPU執(zhí)行某程序時(shí)，依次訪問以下地址序列：2,3,11,16,21,13,64,48,19,11,3,22,4,27,6和11。要求：

（1）說明每次訪問是命中或缺失，試計(jì)算訪問上述地址序列的命中率。

（2）若cache數(shù)據(jù)區(qū)容量不變，而塊大小改為4個(gè)字，則上述地址序列的命中率又如何？30（1）訪問缺失的情況有兩種：一是Cache塊內(nèi)未填充有效數(shù)據(jù)而引發(fā)的缺失；二是Cache塊內(nèi)存在有效數(shù)據(jù)，但該數(shù)據(jù)不是需要的數(shù)據(jù)，即因采用直接映射方式，其它地址的數(shù)據(jù)映射到并占用此塊，發(fā)生沖突，從而引發(fā)缺失。

將訪存地址序列2,3,11,16,21,13,64,48,19,11,3,22,4,27,6,11對16進(jìn)行求余，可得到各地址映射對應(yīng)的C