SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展

===================================SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展正平入21世紀后，寬禁帶半導體SiC電力電子學發(fā)展迅速，SiC二極管和SiC金屬－氧化物－半導體場效應晶體管(MOSFET)先后進入商品化，在電動汽車等綠色能源的應用發(fā)展的帶動下，SiC電力電子學進入產業(yè)化快速發(fā)展階段。介紹了SiC電力電子學在大尺寸SiC單晶，低成本SiC功率器件制造，SiC二極管、SiCMOSFET、SiC絕緣柵雙極晶體管(IGBT)和SiC門極關斷晶閘管(GTO)等功率器件，SiC封裝和模塊，以及高開關頻率SiC器件的應用創(chuàng)新等產業(yè)化技術方面的最新進展。其中包含了大尺寸SiC單晶生長技術，基于商用SiCMOS生產線的SiC功率器件制備新工藝，SiC二極管的新結構與新工藝，SiCMOSFET的超級結結構、FinFET結構、高k介質柵與可靠性技術，SiCIGBT和SiCGTO的n溝道新器件及載流子壽命增強新工藝，SiC功率模塊的設計與新裝聯(lián)工藝，SiC功率器件應用的新拓撲結構，柵極驅動電路與抑制寄生效應的新技術等。分析和評價了SiC電力電子學產業(yè)化的發(fā)展態(tài)勢。s趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================C0引言以Si金屬－氧化物－半導體場效應晶體管(MOSFET)、Si絕緣柵雙極晶體管(IGBT)和二極管為代表的Si電力電子學，以其優(yōu)良的材料質量、易于加工、可低成本大規(guī)模生產和可靠性高等術，雖然目前仍在緩慢發(fā)展，但經過30余年，器件性能已經接近Si材料的極限。電動汽車、光伏、風能綠色能源、智能電網等新的電力電子應用的發(fā)展，迫切要求電力電子器件在性能上更新?lián)Q代。而寬禁帶半導體SiC電力電子器件與Si同類器件相比，具有更高的關斷電壓、低一個數量級的導通電阻、更高工作頻率和更高的功率密度。在21世紀初，4H-SiC極管(SBD)已開始商用化，(GTO)等功率器件尚處于研究和開發(fā)中，同時SiC新一代電力電子學的應用創(chuàng)新也有了快速的發(fā)展。隨著電動汽車等綠色能源產業(yè)化的進展，人們開始推動SiC電力電子學產業(yè)化的發(fā)展，克服制約其發(fā)展的瓶頸:如成本、強度和長期可靠性以及應用的生態(tài)，在大尺寸SiC單晶，低成本SiC功率器強度及可靠性更高的器件、封裝和模塊，發(fā)揮SiC電力電子學優(yōu)勢的應用創(chuàng)新等產業(yè)化技術方面已獲得長足進步。本文綜述了SiC電力電子學產業(yè)化技術的發(fā)展和未來發(fā)展趨勢，介紹了SiC電力電子技術的最新進展。為了不斷降低SiC器件的成本和加快SiC材料的產業(yè)化，增大SiC單晶的直徑是SiC單晶生長技C變，6英寸的SiC襯底逐漸成為近期市場的主流，入量產。近兩年大尺寸SiC單晶生長的技術創(chuàng)新向方向發(fā)展。占世界SiC晶圓市場約60%的美國Cree公司為了適應未來電動汽車和5G通信的發(fā)展，2019年5月宣布未來5年將投資10億美元(其中4.5億的產能相比，2024件)、SiC晶圓的產能將分別擴大到30倍。屆時6英寸的SiC晶圓產能將提高18倍(按晶圓片面積圓樣品的制備，到2024年8英寸晶圓將實現量產。為了充分實現SiC基器件的優(yōu)良性能，高質量SiC單晶的生長和晶圓是關鍵技術。2019年，天科合達半導體公司的C.J.Liu等人[2]報道了高質量的4英寸、6英寸的n型和半絕緣SiC單晶的大規(guī)模生產。據統(tǒng)計，該公司實現了單晶中微管密度低于0.5cm－2，以及n型和半絕緣SiC單晶的電阻率分別低于0.02Ω·cm和108Ω·cm。通過采用高溫沉積(HTCVD)方法生產150mm襯底可進一步降低SiC單晶的生產成本。人們注意到隨著SiC晶體直徑的增加，由于晶錠應力的增加會形成更多的裂縫，通過控制晶體中的溫度分布，可以減SiC襯底降低了成本，并通過對生長爐內部結構的設計減小單晶徑向的溫度差，最終減少了可導致形成裂縫的應力。為了繼續(xù)滿足對150mmSiC襯底不斷增長的需求量，使用兩種方法對采用SiC標準物理氣相傳輸(PVT)法的晶體生長工藝進行了調整，其目的是增加晶體的高度而不影響晶體質量或制備工藝周期，這兩種方法均涉及封裝設計的調gmm4H-SiC晶體生長的研究進展。通過調整PVT單元配置，使n型4H-SiC單晶的生長速率增加40%，趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================并分析了生長速率增加對制備的150mm晶圓的弓度、扭曲和位錯密度的影響。分析結果表明，雖然生長速率增加40%后，未發(fā)現對晶圓彎曲和變形有顯著影響，但偶爾觀察到晶圓局部失去了平面結構的穩(wěn)定性。彈性模量和電阻率的測量結果表明機械剛度與氮濃度呈非線性關系。通過X射線形貌學(XRT)成像和KOH腐蝕坑的分析證實，由于軸向生長速率的增加而沒有形成額外的基面位錯(BPD)缺陷。CTSD(TED)會導致SiCSBD的反向漏電流，基面位錯會對外延工藝過程中堆積層錯的生成產生影響，導致SiC雙極型pin二極管的正向壓降漂移。因此，為了制造性能更高的器件，有必要在SiC單晶襯底上進一步減小位錯缺陷的密度。2020年，河北省低位錯缺陷的6英寸n型SiC單晶的生長。通過優(yōu)化生長工藝和溫度場分布，在PVT生長時采用略凸的溫度場分布，所生長的6英寸n型SiC單晶的0×103cm－2。具有低缺陷密度的高質量SiC外延層需要生長在具有低晶體缺陷和低參數是至關重要的，以便在生長步驟及冷卻至室溫的步驟中減少殘余應力的形成，以及減小最后SiC晶圓產品的翹曲和缺陷密度。2020年，韓國先進技術研發(fā)中心的J.Park等人[6]報道了采用收縮率更高的粘接劑，使籽晶與支架在冷卻過程中分離，最終得到6英寸4H-SiC單晶的方法，該方法制備的SiC單晶的變形值和搖擺曲線值均小于采用傳統(tǒng)方法制備的SiC單晶。該研發(fā)中心還通過調整生長爐的熱區(qū)設計，包括SiC籽晶夾具的新設計和新材料，以減小SiC晶錠生長時的應力和減小6英寸SiC晶圓的翹曲。在大規(guī)模生產Si器件的加工線上制造SiC器件，可利用其規(guī)模經濟，成為降低SiC器件成本的的再利用，生產SiC功率器件所需的投資相對較小，僅需在加工線上補充支持獨特的SiC工藝，如高溫注入和退火、歐姆接觸的形成、背后處理等工藝的設備。該技術路線經北卡羅來納州立大學(NCSU)的研究開發(fā)，已在6英寸加工線上生產整流器)和JBSFET、15V驅動電壓的600V4H-整流器，以及在4英寸加工線上生產的3.3kV4H-2015年NCSU承擔了在X-Fab加工線上開發(fā)制造功率FET和JBS整流器的工藝流程，以鼓勵更多的公司在美國本土生產器件。2018，該大學的SiC電子器件的工程化工藝。該工藝制備SiCMOS-FET功率器件需10塊掩模版，用于包含對準掩模、p基區(qū)注入、邊緣終端結終端擴展(JTE)、p接+Si)、插入層介質、歐姆接觸及肖特基金屬化、頂層金屬化和鈍化等工藝流程。采用該工藝在X-Fab加工線上成功制造了1.2kV額定電壓的最先進的器)，其中BiDFET是四端雙向功率開關，單片集成了兩個JBSFET器件。此外，還成功實現將JBSJBSFET器件，節(jié)省了約40%的芯片面積，并減少了對使用該工藝制造這些功率器件進行了工藝確認。Si商業(yè)加工線上制造了柵氧化層厚度減小至27nm報道的同類器件的一半，證明了減小柵氧化層厚度的SiCMOSFET可以在較低的柵電壓下工作，與SiIGBT柵驅動電壓(15V)兼容。該器件采用平面柵極－反型溝道結構的SiC功率FET，柵氧化層厚學開發(fā)的PRESiCETM工藝制備。該器件的高頻品質因子(HF-FOM)首次超過600VP7Si商用Cool-MOSTM產品，統(tǒng)計參數分布數據和晶圓級的測量圖證明該器件具有優(yōu)秀的成品率和一致性。在需要更高工作頻率的應用中，SiC功率器件將取代SiIGBT以減小無源電路元件的尺寸、質量和成本。SiC功率器件商用化的最大障礙是其高生產成本。趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================通過采用已經升級到具有制造SiC器件特有工藝步驟的量產Si加工線，可以減少制造該類器件的生6英寸商業(yè)加工線制造SiC功率器件的第三代PRESiCETM技術。該技術由NCSU在6英寸的商業(yè)流器和功率場效應管。該技術通過三個連續(xù)批工藝流片而獲得確認。晶片測量圖和參數分布結果表明，所制造器件的性能在晶片內、在同一批次的晶片與晶片之間、在批次與批次的晶片之間均具有良好的一致性。采用該技術制造器件的總成品率超過90%。由p區(qū)屏蔽的肖特基接觸所組成的高電壓+關損耗而具有超過硅pin二極管的性能優(yōu)勢。設計該器件時，通過JBS單胞設計的優(yōu)化可實現低的導通壓降和減小在反向偏置電壓下的泄漏電流。2020年，該大學的A.Agarwal等人[10]又報道了在6英JBS整流器。模擬結果表明，p離子注入的橫向延+伸結構增加了JBS整流器的導通電阻，減小了泄漏Ni或Ti的肖特基接觸的4H-SiCJBS整流器，其關斷電壓均為2.3kV，在150℃下仍具有優(yōu)異的導通壓降性能和較低的泄漏電流。PRESiCETM技術以外，許多外包制造器件的設計公司還需要除X-Fab以外的其他SiC功率器件加工五代PRESiCETM技術在4英寸商業(yè)加工線制造了3.3kV4H-SiC平面柵MOSFET。他們成功地制造種類型器件的電特性進行了比較。當器件的關斷電壓為3.3kV時，積累溝道MOSFET的比導通電阻導通電阻是理想值的3倍，與目前最先進的技術一容測試值相近。SiC功率FET的高頻性能可以用成品率數據表明，柵－源短路是限制成品率的主要因素。廣泛使用SiC功率器件的先決條件是其要具有更好的性能、更高的可靠性和強度，為此人們對SiC二極管和SiCMOSFET這兩種主流電力電子器件的性能、可靠性和強度的關鍵技術進行了攻關。同時對更大電流和更高擊穿電壓的SiCIGBT和SiCGTO進行了研究開發(fā)。iC雖然SiC二極管已進入商用多年，但其創(chuàng)新仍然在繼續(xù)。為了適應SiC電力電子產業(yè)化發(fā)展的要求，SiC二極管向更高性能、更高可靠性和更高強度方向繼續(xù)發(fā)展。近兩年在實現更高性能方面的技術創(chuàng)新有:肖特基二極管與pin二極管組合的新結構、浮動結JBS二極管結構、JBS整流器的溝槽浮動限制環(huán)結構、pin二極管的浮動p型埋層區(qū)結構、階躍恢復二極管。在實現更高可靠性方面的技術創(chuàng)新有:建立多芯片并聯(lián)的混合pin肖特基(MPS)二極管模塊的壽命模型;采用再復合增強緩沖層結構以抑制pin二極管的雙極退化。在實現更高強度方面的技術創(chuàng)新有:為提高抗雪崩能力和魯棒性，抗浪涌電流的能力，對MPS二極管的等離子體擴散層結構的設計，SiC雪崩二極管的臺面結構的設計及JBS二極管的同心六邊形陽極布局的設計。列的第五代肖特基二極管結構，該結構為肖特基二極管與pin二極管的組合，在n型摻雜區(qū)上面增加了p型摻雜的窗口，可同時結合兩種二極管的優(yōu)點于一身。器件正常工作時肖特基二極管導通，因為肖特基二極管沒有反向恢復過程，所以器件可以工作在非常高的頻率下;當導通大電流時，因為pin二極管的正向壓降小于肖特基二極管，此時pin二極管導通，可獲得更低的正向電阻從而允許大電流下，器件襯底可以做得非常薄，以降低正向壓降，增加熱傳導性。該CoolSiCTM肖特基二極管相比于前代產品，導通損耗降低了30%。與此同時，其具有業(yè)界最優(yōu)的抗浪涌電流能力，大約為額定電流趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================的14倍。傳統(tǒng)結構的SiCJBS需要在擊穿電壓和比導通電阻之間進行權衡，限制了器件性能的進一步改善。為了解決這個問題，浮動結(FJ)的結構被用于SiC功率二極管。該新結構可以調節(jié)漂移區(qū)的電場分布，在保持比導通電阻不變的情況下大幅改善擊穿電壓。2020年，西安電子科技大學的二極管。該器件的外延層厚度為30μm，摻雜濃度為6×1015cm－3，FJ結構位于外延層的中間。該器件的擊穿電壓和微分導通電阻分別為3.4kV和5.67mΩ·cm2，與傳統(tǒng)的JBS相比，其擊穿電壓提高了33.3%，比導通電阻僅上升了6.2%，相應得更好的反向性能，終端結構設計對于4H-SiC功率器件非常重要，因為其可緩解結曲率效應。常用的浮動限制環(huán)(FLR)終端結構會降低工藝寬容度，在器件中占用的區(qū)域更大，而溝槽FLR無需任何額外的制造工藝，同時可有效提高器件擊穿電用于4H-SiCJBS整流器的溝槽FLR的特點和魯棒性。實驗結果表明，與平面FLR相比，第一環(huán)間距窗口的終端效率超過平行平面的80%。模擬結果表明，溝槽FLR的設計存在一個最優(yōu)的槽深度，而較小的槽側壁角可實現更均勻的表面電場。與具有相同擊穿電壓的平面FLR相比，槽深度為0.5μm和1.0μm的溝槽FLR可以分別節(jié)省約應力測量結果表明，對于擊穿電壓的漂移，溝槽FLR終端結構具有更好的魯棒性。由于受電導調制效應的影響，SiCpin二極管在先進的脈沖功率、高功率轉換和電網系統(tǒng)等設備中的應用十分具有吸引力，其能同時處理大電流和J.M.Luo等人[15]報道了一種獨特的4H-SiCpin二極管以提高正向導通能力。其結構特點是在30μm厚的n型漂移層中增加了一個浮動p型埋層區(qū)，使得陽極區(qū)域邊界附近的電場增強，從陽極區(qū)域注入的載流子數量增加。仿真結果表明，在5V正向電壓下，具有p型埋層區(qū)的pin二極管的正向電流密度比傳統(tǒng)pin二極管高28.8%，同時其擊穿電壓可達4350V。漂移階躍恢復二極管(DSRD)是專為啟動開關而設計的，可以將納秒脈沖高電壓換相進入負載。基于DSRD的納秒高壓脈沖發(fā)生器可以滿足超寬頻雷達、激光驅動、材料改性和生物研究的需求。SiCDSRD比Si的同類器件具有更高的開關電壓和更快的電壓上升速率。2020年，該大學的R.Z.Sun等人[16]報道了用于納秒高壓緊湊型高重復率脈沖發(fā)生器的10kV4H-SiCDSRD。該器件蝕以及多路兩級銳化電路，實現了基于SiCDSRD的高效緊湊的納秒高壓脈沖發(fā)生器。該器件的關斷下導通電流為12.6A。高壓脈沖發(fā)生器的最大輸在功率模塊中芯片布局和位置所產生的差異會影響模塊的熱機械性能，進而影響功率循環(huán)性能，并使廣泛用于標準功率模塊的壽命模型(如CIPS08模型)失去其有效性。2020年，德國不萊梅大學的F.Hoffmann等人[17]對由多個芯片并聯(lián)的1700VSiCMPS二極管模塊的功率循環(huán)性能和壽命進行了測試和估算。在不同的溫度變化下對功率模塊進行了多次功率循環(huán)試驗，試驗條件為:負載機理為芯片焊料層退化。結果顯示，模塊性能低于CIPS08壽命模型(失效的功率循環(huán)次數和結溫變化的關系曲線)的預測，在增加一個0.32的倍數在60~100K溫度變化范圍內正確反映測試結果。雙極退化是嚴重阻礙4H-SiC雙極型器件發(fā)展的一種缺陷。在電子－空穴復合條件下，該缺陷來自于基面位錯的肖特基型堆積層錯的延伸。2020年，中國科學院蘇州納米技術與納米仿生研究所的T.Ju等人[18]通過生長再復合增強緩沖層以抑制4H-SiCpin二極管的雙極退化。該方法的目的是防止少數載流子空穴到達外延層/襯底界面，因為該界面存在高密度的基面位錯片段。制備了具有N摻或Ti、N共摻緩沖層的4H-SiCpin二1h的測試，結果表明具有Ti、N共摻緩沖層的二極管的正向壓降的穩(wěn)定性得到了較大的提高。SiCMPS二極管的抗浪涌電流性能優(yōu)于SiCJBSp區(qū)結構增+強了少數載流子注入。與肖特基二極管相比，這種趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================缺乏對SiCMPS和JBS二極管雪崩魯棒性的評估與研究，雪崩能力與結構設計之間的相關性尚不清崩能力，發(fā)現寬p+區(qū)的寬度(W)對器件的雪崩能力有很大的影響。實驗結果表明，當W為3~8μm時器件雪崩能力隨著W增加而增加;當W超過8μm時雪崩能力則會下降。TCAD模擬結果表明，器件在雪崩條件下的電場集中于pn結的拐角處，導致雪崩電流集中和電流分布不平衡的問題。加而下降，當W超過8μm時電流的不均勻系數會增加，與實驗結果一致。制備了一個具有最優(yōu)設計作續(xù)流二極管，與功率開關晶體管(MOSFET或SiIGBT)并聯(lián)使用。當開關工作在具有未鉗位的電感負載情況下，會發(fā)生雪崩事件，為此續(xù)流二極管將承受高電壓和大電流，由能耗引起的過溫會導致二極管的雪崩可靠性。2020年，該大學的L.Liu等人[20]還研究了1200VSiCJBS二極管的單脈沖雪崩魯棒性并進行了分析。采用未鉗位的電感開關電路進行檢測以獲得器件的雪崩能力，發(fā)現p+區(qū)之間間距較窄的JBS二極管展現出更高的雪崩魯棒)。仿真分析表明，在雪崩模式中存在電流的聚集，且隨著p+區(qū)間距的增集和不平衡的電流分布，并導致有效功耗面積的減小和更高的結溫，這對器件的雪崩魯棒性是不利啟電壓是決定MPS二極管的抗浪涌電流能力的關鍵因素。然而，由于MPS二極管中各個單胞同時包含pn結和肖特基結，該結論并未考慮每個單胞中的不平衡電流分布。另外，一個MPS二極管結構中包含兩種類型的p+區(qū)(窄的和寬的)，當pn電壓要高得多，這可能加劇不平衡電流分布并削弱器件的抗浪涌電流和能量的能力。為此，2020年，MPS二極管，引入了等離子體擴散層的新穎的結構設計，可以顯著提高器件抗浪涌電流的能力。等離子擴散層能將雙極電流從寬p區(qū)分散到其他部+分，并能改善在浪涌電流條件下器件中不平衡的電流分布。結果表明，相比傳統(tǒng)的六邊形設計，采用新結構設計的器件，其最大允許通過能量增加了%，并使器件的抗浪涌電流能力提高了10%。功率器件的開關速度非常快，以至于由寄生電感所感生的浪涌電壓變得難以忽視。將Si雪崩二極管用于重型緩沖器電路作為浪涌抑制器是不錯的選擇，但由于高壓區(qū)域的空間電荷電阻的快速增加，器件的鉗位電壓被限制在300V。為了突破這構的SiC雪崩二極管實現浪涌吸收。為了評估該器件的浪涌吸收能力，施加的開關電流為100A，對應于直徑0.6mm的二極管的電流密度為kAcm果表明，即使對于這樣較大的電流密度，該器件仍成功實現了浪涌吸收而并無損壞。通過減小SiCMOSFET和SiC雪崩二極管之間的雜散電感，如采用共組裝結構，對于發(fā)生高速開關事件時器件實現優(yōu)秀的浪涌吸收性能是至關重要復電荷極少，因而具有接近于零的開關損耗，是用于功率因子校正(PFC)電路的理想器件。然而，PFC電路的輸入級通常會承受到高浪涌電流事件，因此每一個功率器件抗高浪涌電流的強度對于整個變換器的安全和效率是至關重要的。2020年，英20A4H-SiCJBS整流器承受單次和重復的浪涌電流事件時，器件的陽極布局對其性能的影響。通過2D/3D有限元模擬，結果表明，無論熱網絡如何，器件采用陽極同心六邊形布局設計在單次和重復的浪涌電流實驗中都顯示出優(yōu)越性能。這一結果可由圍繞內部和外部環(huán)的電流和靜電勢電壓來解釋，后者是對早期的雙極模式激活的響應。選擇不同的陽極布局可以改善器件關態(tài)的泄漏電流，由于同心六邊形布局設計使器件性能在導通損耗和抗浪涌電流的能力之間得到了最好的折中，使其優(yōu)于基于條狀布局的設計。SiCMOSFET比SiC二極管進入工程應用晚10年，其進入產業(yè)化的關鍵技術攻關更加活躍，在提趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================高性能、可靠性和強度三方面的創(chuàng)新研究都有較大進展。近兩年在提高性能方面的技術創(chuàng)新有:具有綜合性能優(yōu)勢的CoolSiCTMMOSFET中優(yōu)化的先進溝槽工藝和快速內部續(xù)流二極管;可改善比導通電阻的多種超結與鰭式場效應晶體管(FinFET)的，如3.3kV4H-SiCMOSFET的漂移層半超級結的結構，4.5kVSiCMOSFET的電荷平MOSFET深p層設計，基于FinFET效應的55nm超窄體SiCMOSFET和三柵SiCMOSFET;在改善穩(wěn)定性方面有高k柵極介質和具有優(yōu)越的閾值電壓VSiCMOSFET化的最先進的溝槽工藝，可實現目前為止最低的應行可靠性。CoolSiCTM單管產品采溝槽技術可實現靈活的參數設置，并籍此在相關產品組合中實現針對具體應用的特性，如柵源電壓、雪崩規(guī)格、短路能力或適用于硬開關的內部的體二極管。該類器件適用于硬開關和諧振開關拓撲，即使橋接拓撲中關斷電壓為零時，MOSFET出色的寄生導通抗擾度也可在低動態(tài)損耗方面樹立基準。而無需外加二極管即可實現硬開關。得益于先進的溝槽設計，該器件具有優(yōu)異的開關損耗和導通損耗以及卓越的短路能力和較高的柵氧化層可靠性。阻的有效方法之一。隨著工藝技術的發(fā)展，研究人員也正在努力將超級結結構引入4H-SiC基器件。等人[25]報道了具有低導通電阻和開關損耗的3.3kV4H-SiC半超級結MOSFET，其漂移層由超級結和n型的底部輔助層(BAL)組成。模擬結果在器件動態(tài)特性方面，半超級結結構的器件具有最耗(118.1μJ)。SiC超級結技術可以克服單極型道采用多層外延生長和溝槽再填充的方法在SiC漂移層中形成深p型和n型柱，此外還有一種采用新型電荷平衡漂移層(CB)架構作為超級結的替代解決方案。2020年，美國通用電氣公司研究中心4.5kVSiC電荷平衡MOSFET，其在25℃下的比導通電阻為10mΩ·cm2(比SiC單極型器件的極限值低20%)。該器件采用一個獨特的可擴展的漂移層架構(在漂移區(qū)中形成三層p型埋層的電荷平衡區(qū))用于高壓開關，以替代超級結器件結構的解決方案。測試結果表明，該器件在2.8kV和正向電流密度為50A/cm2條件下成功實現雙脈沖為了具有穩(wěn)定的雪崩擊穿性能，器件終端的擊穿電壓應高于有源區(qū)的擊穿電壓以便分散擊穿電流。但SiC超級結器件的終端設計鮮見報道，因為需要對p區(qū)或n區(qū)尺寸進行更精確的控制，通過大學和技術國家研究所(AIST)的T.Masuda等MOSFET的具有較強工藝魯棒性的終端設計?；陔s漂移層和電流分散層(摻雜濃度超過1×1017cm－3)，采用了雙減少表面結終端擴展(DR-JTE)結構作為該器件的新終端。模擬結果表明，JTE等終端相比較，具有優(yōu)越的擊穿能力和極強的工藝魯棒性，可用于所有具有高摻雜濃度的4H-SiC超級結器件。超級結結構可以更有效地減小具有厚的漂移層的高電壓類SiCMOSFET的比導通電的SiCSJMOSFET中實現了超低的比導通電阻，該器件具有全超級結結構，在室溫下比導通電阻為趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================mcm抑制注入水平，該器件在室溫和175℃下具有較少的反向恢復電荷。基于這些優(yōu)勢，該超級結器件用于半橋同步整流時具有優(yōu)異的總功率損耗性能。SiCMOSFET的發(fā)展需解決兩個問題。其一是器件的溝槽結構比Si器件的更復雜，其氧化層內的電場強度較高，且器件的小型化和性能的進一步提高也會出現JFET電阻增加的問題。其二是SiC器件有很大的漏源泄漏電流，這是由于襯底缺陷、本豐田汽車公司的H.Takaya等人[29]報道了在高溫下具有低比導通電阻的4H-SiC溝槽MOSFET，該采用自對準工藝在溝槽之下形成2.4μm間隔的深p型層(接地電位)結構。該底部p型層承受了電場使得高電場強度不會施加于柵氧化層，從而確保了柵氧化層的可靠性。通過增加p區(qū)的深度，漏源的擊穿電壓也得到提高。通過在體p型層下方增加一個n型層(n型電流分散層)使體p型層與底p型層之間的JFET電阻下降。同時采用了雙漂移外延層結構減小底部p型層之間的JFET電阻。為了減小漏源泄漏電流，減少高電場部分的離子注入缺陷數量十分重要。實驗結果表明，該器件的擊穿電m·cm2和2.04mΩ·cm2，閾值電壓為的降低與器件的SiC/柵介質層的界面質量密切相關，需要對其進行重大的改進以解決過低的反型溝采用熱氧化生長的SiO2柵氧化層。由于寬帶隙的SiC和存在于界面的C原子，該氧化工藝會產生較陷阱密度的常用策略是采用后氧化退火工藝提高溝道遷移率。然而，這些基于NxO的退火工藝會導致閾值電壓不穩(wěn)定。2020年，瑞士ABB電網有限率SiCMOSFET。采用高k柵堆棧技術顯著降低了界面態(tài)密度，使該器件具有優(yōu)異的閾值電壓穩(wěn)定性。研究結果表明，在靜態(tài)特性表征中作為起始柵電壓及柵壓掃描速率的函數的閾值電壓幾乎沒有發(fā)生漂移。此外，器件的動態(tài)開關測試結果顯示在初始柵電壓大于－12V的條件下，閾值電壓幾乎沒有發(fā)生變化。SiCMOSFET的一個重要缺點是在柵氧化層和體SiC之間的電子遷移率極低。4H-SiC的體遷移率約為1000cm2·V－1·s－1，器件溝道遷移率較低是由于電子俘獲、庫侖散射、表面粗糙度散射和聲子散射等限制因素造成的。為了減少由高界面態(tài)密度引起的載流子散射，采用了各種工藝，如化后氮化。盡管這些工藝可在某種程度上降低界面態(tài)密度水平，但界面上的高橫向電場仍然限制了溝TKato人[31]報道了基于FinFET效應的55nm超窄體SiCMOSFET。該器件具有水平傳導的橫向溝槽，采用一個被溝槽壁夾在中間的超窄體(UNB)溝道設p溝道的體寬度設計得非常狹窄，以避免在其體內形成任何耗盡區(qū)。該結構類似于SiFin-FET，器件溝道區(qū)的體寬度為55nm。由于溝道中能帶的彎曲形成橫向電場，當溝道兩邊的柵完全對稱時，在體反型中心的橫向電場的理想值為零，即在溝道中間來自每個邊柵的電場相互抵消，使遷移率得到了改善。在漏源電壓為30V的條件下，該器件與傳統(tǒng)MOSFET的漏極電流分別為1.27μA和0.11μA。UNB結構使載流子的遷移率顯著增MOS反型層的電子遷移率約為Si的1/10，這嚴重限制了阻斷電壓低于約1000V的SiC功率MOSFET的等人[32]報道了三柵MOSFET:一種新的垂直結構的4H-SiC功率晶體管，其具有多個亞微米FinFET溝道。該FinFET結構增加了MOS反型層的載流寬度而不增加器件面積，從而減小了溝道比電阻。該結構特別適合于SiC器件，通過該結構性的新設計可使溝道比電阻減小至傳統(tǒng)平面雙擴散MOSFET提高SiCMOSFET可靠性的技術進步和創(chuàng)新主要包括:柵氧化層優(yōu)化、功率循環(huán)試驗影響因子的確定、短路特性和魯棒性、抗浪涌電流和抗雪崩強度的提高等。其中對于柵氧化層可靠性的研究與技術創(chuàng)新有:器件性能和柵氧化層保護之間的折中設趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================MOSFET;柵氧化層在正、負柵偏置在階梯形遞增條件下的可靠性。影響SiCMOSFET可靠性的一個關鍵參數是柵電壓。一方面，選擇高的柵電壓可減小導通電阻并改善器件的導通性能;另一方面，高柵電壓會導致柵氧化層中應力更高，可能使器件壽命減少。減小柵電壓可能會增加柵氧化層的壽命，但器件的性能會受影響，兩者必須折中考慮。2020年，英國華MOSFET的性能及柵氧化層保護之間的折中設計。電壓降額10%將使導通電阻增加10%，導通開關能量平均增加7%，而關斷開關能量不受影響。SiCMOSFET的導通損耗具有低溫度敏感性，由于柵電壓降額引起的結溫上升是微不足道的，不像Si器件，其導通電阻隨溫度上升十分明顯。負載電流和開關頻率會影響柵電壓降額的有效性。減小柵驅動輸出阻抗能彌補高開關頻率下的柵電壓降額，減少總損耗，這對于保護柵氧化層和加強可靠性十分重要。2020年，美國北卡羅萊納層的器件在Vg=15V時，其比導通電阻比Vg=總開關損耗相同。在Vg=10V下的27nm器件的短路失效時間比Vg=20V下的55nm器件的更長(約為1.5倍)。通過將柵氧化層厚度從55nm減小到27nm，可以使器件在短路能力和比導通電阻之間得到更好的折中。在SiCMOS結構中氧化層厚度的設計對于傳導損耗以及半導體功率器件的開關行為和整體的可靠性是至關重要的。2021年，RBMast等人[35]報道了梯形遞增的條件下，器件柵氧化層的可靠性。階梯形遞增柵偏壓(SSGB)試驗結果表明，1.2kV溝MOSFETV和－55V時，與應力電壓極性相關。在正SSGB試驗的10個失效樣本中有三個特征為外在失效。具有平面柵氧化層結構的1.2kVSiCMOSFET在兩種極性柵偏壓下達到失效時的電壓為39V，且沒有外TDDB之前發(fā)現器件閾值電壓顯著增加。閾值電壓的漂移將影響器件的輸出特性，對溝槽MOS結構的影響更顯著，在擊穿前的中間測量中發(fā)現其漏極壽命時應考慮由于源漏導通電阻增加引起的閾值電壓漂移，否則會導致預估壽命偏長。對6.5kV電壓等級的三個原型功率模塊進行了正、負直流高溫HTGB試驗的3000h內沒有一個試驗器件達到TDDB。在25V的正電壓應力下無正偏壓溫度不穩(wěn)定性(PBTI)，在負柵偏置為－10V下也未觀察到由負偏壓溫度不穩(wěn)定性(NBTI)導致的大的漂移。在正SSGB試驗中施加39V柵電壓時，兩個半橋模塊系統(tǒng)均發(fā)生了TDDB，表明來自同一制造商的T化層厚度。在功率循環(huán)試驗方面的研究包括:熱應力對SiC功率MOSFET性能退化的影響;器件設計對在不同溫度變化下器件功率循環(huán)能力的影響;短路退化對器件在加速循環(huán)試驗中的老化過程的影響。SiCMOSFET的可靠性是其被廣泛應用的關鍵因素。研究人員對SiCMOSFET在循環(huán)試驗中出現的鍵合引線、焊料層和芯片的退化已開展了很多分析研究。SiCMOSFET在循環(huán)試驗中的失效機制對平均溫度(Tjm)和溫度擺幅(ΔTj)等熱應力十分敏感，但不同的Tjm和ΔTj對芯片或封裝的退化en人[36]通過功率循環(huán)試驗研究了熱應力對SiC功率MOSFET性能退化的影響。通過對鍵合引線阻抗和結－殼熱阻的監(jiān)控及老化過程的分析來評估Tjm和ΔTj對鍵合引線和焊料層老化的影響。在所設計的熱電應力下，SiC芯片無退化。試驗結果表明，鍵合引線退化先于芯片焊料層和鍵合引線的剝離，可認為是最終的失效機理;在更高的Tjm和ΔTj下，器件更容易失效并會以更快的老化速率退化;更高的Tjm和ΔTj都會減少壽命循環(huán)的次數。此外，還發(fā)現SiCMOSFET的壽命循環(huán)次數與ΔTj呈近似指數關系。通常認為，SiCMOSFET的一些設計參數如芯片尺寸與厚度、鍵合引線的直徑與數量等對器件的功率循環(huán)能力均有影響。這些因素對Si器件的影響已在成熟的壽命模型中被量化。2020年，趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================設計對SiCMOSFET在不同溫度變化下的功率循環(huán)能力的影響。為此，他們采用兩種不同設計的器件在60~120K的溫度變化范圍內進行了多個功率循環(huán)試驗。結果顯示，雖然兩種器件有非常相似的額定電參數，但其表現出明顯不同的壽命曲線。功率循環(huán)的能力受設計的影響很大，兩種設計的失效周期對結溫波動的敏感性差異很大。芯片更薄、鍵合引線更粗的器件在高溫度波動時表現出較低的功率循環(huán)能力，但在低溫度波動時表現出更高的功率循環(huán)能力，溫度波動使得循環(huán)能力降低，而失效前的循環(huán)次數與ΔTj強相關。SiCMOSFET芯片具有較小的面積和較高的電流密度，給SiC基的電力電子轉換器的可靠性帶來巨大的挑戰(zhàn)。其中，SiCMOSFET的短路特性和魯棒性已逐漸引起研究者的關注，成為SiCMOSFET的重要研究內容之一。在短路特性和提高魯棒性方面的研究和技術創(chuàng)新有:雙溝槽器件的短路失效機理研究;短路失效的軟、硬故障模式的功能分析和結構表征;器件短路期間柵極和漏極泄漏電流的研究;載流子壽命對器件短路魯棒性的影響;SiC超級結MOSFET優(yōu)良的短路性能的分析;具有階梯形狀的p基區(qū)的4H-SiCMOSFET短路魯棒性的提高;可減輕器件短路退化的在SiO2/Al柵電極上采用銀燒結薄銅箔的前端封裝設計方法。道了650VSiC雙溝槽MOSFET的短路失效機理。實驗結果表明，該器件存在兩種主要的短路失效模式:柵氧化層破裂和熱失控的失效。當直流母線電壓為200V時，器件出現由柵氧化層破裂引起的失效。當漏源電壓增加到300V時，器件的損壞是由沿著柵的熱失控的失效引起的。柵氧化層破裂是短路實驗中常見的失效機理，與柵脈沖的長短無關。SiCMOSFET在大型市場中的應用，包括惡劣工況和可靠性敏感的環(huán)境的需求迅速增長，如汽車和航空電子設備。在這些應用中，尤其是在電力驅動的情況下，一個關鍵的可靠性要求是器件的短路承受進行了功能分析和結構表征。發(fā)現器件存在兩種短路失效模式:由漏極到源極的開路(FTO)造成的器件失效為軟故障模式，而由漏極到源極的短路MOSFET的特性使其在短路期間存在更高的電熱應力水平，而器件與電熱有關的參數，如閾值電壓和導通電阻，存在離散性，因此，在并聯(lián)的多芯片結構中可能發(fā)生相當不均勻的退化，但單一芯片結構也存在FTO類型的失效。研究結果表明，柵電流可有效監(jiān)控短路應力下隨之發(fā)生的器件退化，評估損傷的積累，并判斷器件的退化是可逆的還是永久的;FTO與柵極結構的退化密切相關，柵極和源極終端之間發(fā)生短路的區(qū)域相對遠離有源胞。該研究成果與分立器件和多芯片功率模塊(包括多個并行連接的芯片)的應用均相關。在SiCMOSFET的短路事件中，極端的溫度最終會引起顯著的漏極泄漏電流，該電流具有正溫度系數，一旦達到臨界值將會導致熱失控的發(fā)生。此外，在短路事件中也會出現柵極泄漏電流，其在柵電阻上產生的壓降會導致柵源電壓的大幅下降。2020年，德國多特蒙德T間的柵極和漏極泄漏電流進行了研究，器件短路期間無法忽略的漏極泄漏電流最終將導致器件的損壞。在漏源電壓較低的工作點，還可以觀察到另一可表現為漏－源擊穿或柵－源介質的退化。即使短路電流關斷之后，漏極泄漏電流的功耗仍足以引起器件局域溫度的增加，其結果是發(fā)生延遲的熱失控。第二種缺陷會影響柵介質，發(fā)生短路時，在低漏源電壓下，柵極泄漏電流更加明顯。為了提高SiCMOSFET的短路強度，理解限制其短路能力的泄漏電流的相關物理機制十分必要。2020年，瑞世聯(lián)邦理工大學的B.Kakarla等人[41]研究了SiCMOSFET的短路魯棒性和載流子壽命。SiCMOSFET短路工作時會引起與其泄漏電流有關的熱失控。為此，該研究提出了器件在短路期間模擬泄Read-Hall(SRH)機理所導致的載流子壽命對SiCMOSFET的短路性能影響很大，其取決于外延層中的缺陷和工藝所引起的損傷。他們還研究了載流子壽命與溫度及電場的相關性，以及表面復合速度及由于快速短路保護技術的發(fā)展，使器件可能在其整必要考慮重復發(fā)生的短路事件對SiCMOSFET剩余趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================速循環(huán)試驗中對器件老化過程的影響。試驗采用1.0kV/22A的SiCMOSFET，在加速功率循環(huán)試驗過程中，增加不同次數的短路重復試驗，以對重復短路事件的影響進行具體評估。試驗結果表明，柵極泄漏電流隨著短路重復次數的增加而增加。在功率循環(huán)試驗中，由短路退化引起的導通電壓越高，器件相比其初始條件會承受更高的溫度變化，為此老化過程會被加速且與短路的重復次數相關。在功率逆變器應用如電機控制中，在發(fā)生過載或短路事件時功率開關器件必須具有能夠安全關斷的能力。在一般情況下，器件的短路能力會隨著比導通路性能，該器件具有1.2kV級的溝槽柵結構。實驗結果表明，超級結結構器件相比傳統(tǒng)U型槽MOSFET(UMOSFET)，可以更好地權衡比導通電阻與短路能力性能，尤其是在較高的溫度下間的距離更大，經實驗證明了這一距離的增加可使器件短路能力有所提升。短路魯棒性數據可提供關鍵信息用于評估4H-SiCMOSFET柵極驅動電路的sMOSFET看，為了預留足夠的時間使柵極驅動器可對MOSFET進行檢測和關斷，在額定電源電壓下SiCMOSFET必須至少有3μs的生存能力。因此，短路時間成為評估器件短路能力的標準。2020年，國芯半導體科技有限公司的X.X.Gao等人[44]對具有階梯形狀p基區(qū)的4H-SiCMOSFET的短路魯棒性進行了研究。將階梯形狀p基區(qū)的結構引入1200V的4H-SiCMOSFET，p基區(qū)的形狀和摻雜分布通過軟件工具優(yōu)化設計，p基區(qū)的第二階梯寬度為3μm、第二階梯的結深為2.1μm。將該結構引入器件后，短路時間提高到4.7μs，比傳統(tǒng)結構器件延長了Vp區(qū)結構使SiC中最高溫度的位置向下移動了0.6μm，遠離了柵氧化層，將柵氧化層中的最高溫度降低至38.7℃。該結構的器件在175℃下的預期使用壽命中可以承受多次短路事件，非破壞性短路所引起的退化仍然不可避免，其表現為柵極泄漏電流增加及更高的導通電阻，這將會影響器件的長期可靠運行，因此，需要研究一個合理的方法來。仿真結果表明，在SiO2/Al柵電極上采用銀燒結薄銅箔的前端封裝設計，可以有效減輕這種短路退化。其原因主要有兩個方面:首先，較小的溫升可使鋁金屬化重組合較弱;其次，通過降低SiO2介質的應力減小其產生裂縫的風險，進而避免熔鋁流過裂縫，減小因柵極和源極之間形成導電路徑所導致的柵極泄漏電流增加的可能。在提高SiCMOSFET抗浪涌電流能力方面的研究和技術創(chuàng)新有:在多次浪涌電流應力下器件的體二極管的雙極退化機理;商用器件的單脈沖和多次浪涌電流實驗的可靠性分析;可緩解由基面位錯引起的退化的集成肖特基整流二極管技術;可消除雙極退化的嵌入低勢壘二極管的SiCMOSFET;可同時減小比導通電阻和延長短路時間的嵌入SBD的的體二極管和SiCSBD的抗浪涌電流能力的比較評體二極管的抗單脈沖浪涌電流強度的實驗研究;新D6.5kV器件的抗浪涌電流能力的影響。對于SiCMOSFET的短期可靠性問題，如短路、浪涌等，研究人員已進行了大量的研究工作，但對其長期可靠性或器件退化的表現卻關注較少。SiCMOSFET通常工作在單極條件下，但當電流通過體二極管時可能發(fā)生雙極退化。體二極管是一個pin二極管，在大電流下器件的工作機制為電導調浙江大學的Z.Y.Zhu等人[46]報道了在多次浪涌電流應力下4H-SiCMOSFET中體二極管的退化。在個浪涌脈沖之后，對被測器件中體二極管的靜態(tài)特性和反向恢復瞬態(tài)進行測量，以監(jiān)測電參數變化。趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================在上百次應力循環(huán)后，觀察到體二極管的電阻增加及反向恢復電荷減少。由于未觀察到明顯的閾值電壓變化，表明器件柵氧化層沒有發(fā)生退化?；趯w二極管和MOSFET的電阻分量的分析，證明雙極退化是導致MOSFET退化的機制。將肖特基二極管集成于DMOSFET元胞中可以緩解由基面位錯引起的退化。SiCMOSFET的可靠性測試方法主要包括對短路能力、雪崩能力、抗浪涌能力和長期可靠性的測試。而作為續(xù)流二極管，在工作時間內體二極管內會產生瞬變電流峰值，因此，有必要對SiCMOSFET體二極管的過載能力進行測試。2020年，全球能源互聯(lián)網研究院有限公司的H.Wu等人[47]報道了對商用SiCMOSFET的單脈沖和多次浪涌電流實驗的可靠性分析。結果表明，在額定電流水平下，相比于溝槽柵SiCMOSFET中的體二極管，平面柵SiCMOSFET中的體二極管表現出更好的抗浪涌能力。試驗中，上百次的脈沖周期之后觀察到電氣參數的退化，考慮其退化機制為雙極退化法商業(yè)化的一個主要技術問題與SiC厚外延層中高密度的基面位錯相關。器件在第三象限工作時，基面位錯形成肖特基型堆積層錯并俘獲來自SiCDMOSFET的本征pin二極管注入的少數載流子。在DMOSFET元胞中集成SBD可以緩解由基面位錯daresan面積為0.43mm2的器件顯示完全多數載流子在第下觀察到清晰的少數載流子注入以及導通壓降從正到負時溫度系數的相應變化。從2kV/40A開關測量中提取的反向恢復電荷為380nC，與在相同器件的柵極電荷測量中的提取值接近。器件可靠性可通過在1200V直流環(huán)節(jié)電壓下2.6J的單脈沖雪崩中國電子科技大學的X.C.Deng等人[49]報道了具有增強第三象限和開關性能的嵌入了低勢壘二極管(LBD)的SiCMOSFET。該器件的開啟電壓為體二LBD基區(qū)中存在耗盡電荷，該器件中從JFET區(qū)到于減小了柵與漂移區(qū)的重疊面積，該器件與傳統(tǒng)Ron，sp為比導通電阻)與傳統(tǒng)MOSFET相比分別提儲公司的H.Kono等人[50]通過單胞尺寸的減小和內部電阻的優(yōu)化實現了1.2kV級的嵌入SBD的SiCMOSFET的比導通電阻與短路魯棒性更好的折中。他們研究了減小單胞尺寸和JFET寬度對該器件靜態(tài)及動態(tài)特性的影響。優(yōu)化后的器件與傳統(tǒng)設計相比，比導通電阻減小了39%，開關能耗降低了16%。同時還研究了比導通電阻與短路耐受時間之間的權衡。一般來說比導通電阻的減小會導致短路耐受能力和反向傳導能力的降低，但該優(yōu)化后的器件具有較低的正向電壓降和短路耐受能力，這些結果表明經適當優(yōu)化可以同時減小比導通電阻和提高短路耐受時間。在提高抗雪崩能量強度方面的研究和技術創(chuàng)新有:器件在單脈沖雪崩應力下的失效機理(寄生域);SiCMOSFET的安全工作區(qū)(SOA)試驗方T未鉗位電感開關(UIS)失效機理。在未鉗位的電感負載應用中，存儲在電感中的能量會轉儲進入關斷時的器件。為了解器件在失效之前可承受的雪崩能量，需要對其單脈沖雪崩強度對SiC功率MOSFET在單脈沖雪崩應力下的失效機理進行了實驗研究。結果表明，該器件的失效結溫過對具有實際芯片布局的典型寄生BJT導通模型進行分析發(fā)現，單脈沖雪崩失效機理可能是器件在高結溫下有足夠的漏極電流開啟寄生BJT。對從UIS實驗前、后的輸出和轉移曲線中提取的靜態(tài)特性進行比較發(fā)現，該單脈沖雪崩失效機理僅是部分因素。在光學顯微鏡下觀察被脫模后的失效被測器件，發(fā)現高、低雪崩電流條件下的失效點存在差別，可能還存在導致器件失效的不均勻的小區(qū)域。MOSFET的單脈沖雪崩可靠性的實驗研究。實驗結位面積的最大雪崩能量至少是溝槽MOSFET的8趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================倍?；趽舸l件下的pn結電壓與電流之間的理論關系以及典型的Cauer熱網絡模擬對結溫進行估算，結果表明，在實驗條件下器件的最高結溫可達有足夠寬的安全工作區(qū)非常重要。無負載短路模式開關(USCS)和UIS試驗是公認的用于評估模塊安全工作區(qū)的典型試驗，偶爾也用于對SiIGBT、UIS試驗和USCS試驗進行SiCMOSFET安全工作試驗中保持相同的短路時間寬度的狀態(tài)較穩(wěn)定，為此將其定義為評估短路安全工作區(qū)(SCSOA)的指標，并與評估SiIGBT安全工作區(qū)的UIS試驗進行比較。從能量耐力的角度，考慮到峰值電流密度與耐力能量密度是相關的，UIS和USCS試驗具有安全工作區(qū)邊界是非常必要的，以便用最小的代價能會導致電壓峰值，迫使MOSFET在雪崩模式下系統(tǒng)的穩(wěn)定運行，理解各種條件下MOSFET雪崩的K.L.Yao等人[54]采用電－熱－機械應力分析對1.2kV溝槽SiCMOSFET的UIS失效機理進行了研最大可耐受UIS能量密度(Eava)對負柵偏置依賴性更小，而雙溝槽MOSFET的Eava會隨更大的負柵偏置而明顯下降。此外，在失效的非對稱溝槽MOSFET芯片表面觀察到一個明顯的融化坑，而在失效的雙溝槽MOSFET芯片表面上沒有損傷。UIS失效后，不對稱溝槽MOSFET的所有三個終端均相互短路，表明是典型的UIS金屬化失效。然而，在雙溝槽MOSFET中主要是柵漏電阻的短路，表力的TCAD仿真，確認非對稱溝槽MOSFET的UIS失效完全是由于金屬化。與非對稱溝槽結構不同，在UIS瞬態(tài)時雙溝槽結構無法抵御柵溝槽底部的高電場。此外，計算表明雙溝槽MOSFET的機械應力太低不會導致機械失效。因此，雙溝槽MOSFET的UIS失效是由柵溝槽底部的高電場引起的。在實際用于變換器應用之前，體二極管的強度和可靠性仍然是令人擔憂的問題。在某些故障條件下，功率二極管需要忍受高密度的浪涌電流應力。已有關于SiCDMOSFET的體二極管和SiCSBD的抗浪涌電流能力及退化機制研究的報道，然而，SiCJMOSFET在浪涌電流應力下的可靠性仍不清道了SiCJMOSFET和SiCDMOSFET的體二極管以及SiCSBD的抗浪涌電流能力的比較評價。結果JMOSFETDMOSFETSiCSBD。和SiCDMOSFET結構可靠性的關鍵因素。在80%浪涌電流限制下，10000次重復的浪涌電流應力之重復的浪涌電流應力下更有可能退化。在兆瓦級應用如高壓直流、牽引變流器和工業(yè)驅動器等應用有力競爭者。利用MOSFET的體二極管或反向溝道，有可能使功率模塊中的電流密度得到提高，而不需要額外反向并聯(lián)SiCJBS二極管，使管殼中可封裝更多的MOSFET芯片。而滿足這類應用的故障處理要求，如抗浪涌電流能力成為關鍵的決定性MOSFET的抗浪涌電流的能力。測試了該MOSFET的體二極管及溝道在第三象限工作的性能。靜態(tài)測量結果表明，具有較小的元胞間距(14μm)的器件相比更大元胞間距(21μm)的器件可提供更低的電壓降。10ms半正弦浪涌測量顯示，相比第三象限工作的溝道，體二極管具有更優(yōu)異的性能。與最先進的Si技術比較表明，該6.5kVMOSFET符合典型的浪涌電流要求范圍(正常漏極電流的10倍)。盡管未觀察到該器件的退化，但仍有必要通過重復的浪涌電流脈沖應力試驗以評估6.5kVMOSFET中體二極管的長期可靠性。發(fā)現由于器件的體二極管在浪涌電流的高應力下發(fā)生穿通致使柵極和源極之間的短路，進而導致SiCMOSFET的失效。因此有必要進一步研究柵偏置和冷卻環(huán)境對器件抗浪涌電流強度的影響。2020年，浙江大學的單脈沖浪涌電流強度進行了研究。使用器件為商用MOSFET(650V/21A)。盡管數據表中給出的推薦關斷電壓為－5V，但它不足以幫助改善趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================抗浪涌強度。實驗結果表明，更好的冷卻環(huán)境對體二極管的抗浪涌電流能力無貢獻。在所有被測器件中，柵極的首次擊穿均發(fā)生在漏極和源極終端之間的短路之前。并且平面和溝槽MOSFET均可以承受其額定電流的3~4倍的峰值電流?；趯βO和源極終端之間電阻的分析和繪制的浪涌I-V的軌跡，可對體二極管的I-V特性曲線進行監(jiān)測，并觀察到由pn結損傷引起的漂移。由于半導體器件的失效和退化與半導體器件結溫的變化密切相關，因此必須對結溫進行準確的監(jiān)測，在將來的健康管理等人[58]報道了一種新型實時的SiCMOSFET結溫分析了負載電流和直流母線電壓對提取SiC所提取的SiCMOSFET準閾值電壓的靈敏度為布局對6.5kVSiCMOSFET的抗浪涌電流能力的影形)布局對提高抗浪涌能力的設計不敏感，因此該布局難以用于更高額定功率的器件設計。相比之下，在不同單胞中的溝道和體二極管模式中，原子點陣布局具有最好的抗浪涌能力，由于增加了pn二極管的面積，使其在兆瓦級應用中更有吸引力。然而，由于更強的JFET效應，這種布局需要更大的尺寸或采用n型JFET來折中設計。另一方面，如果可以忍受較低的抗浪涌能力，條狀布局已足夠ms的單脈沖，其至少可以抑制超過20倍的導通電流。目前SiCMOSFET是SiC技術產業(yè)化的主流器件，而具有雙極器件特征的SiCIGBT和SiCGTO正處于工程化的開發(fā)階段，其共同的發(fā)展特點是具有電導調制效應和較低的導通損耗，n溝道的器件正在快速發(fā)展中，且在高壓大功率電力電子應用方面具有潛力。近幾年SiCIGBT在SiCn溝道IGBTSiC單晶等方面的技術創(chuàng)新有:基于多芯片15kV/40ASiCn-IGBT的中壓三相變換器應用;超高壓道SiCIGBT;采用載流子壽命增強工藝的具有低比導通電阻的超高壓4H-SiCn溝道IGBT;用于4H-SiCn溝道IGBT的高質量、低電阻率Φ100mmp傳統(tǒng)的中壓高功率變換由SiIGBT實現，其最高額定電壓為6.5kV。為了給瞬態(tài)變化留有余量，在關斷電壓大于3.5kV的變換器中，需要將這些IGBT串聯(lián)以滿足額定電壓要求。在此電壓下，當開關頻率大于500Hz時，非常大的關斷電流拖尾使6.5kVSiIGBT的損耗顯著增加，導致復雜的熱SiIGBTSiCn-IGBT的中壓三相變換器的功率損耗。該研究基于新開發(fā)的多芯片SiCIGBT的三相變換器，該模塊包含兩個并聯(lián)的15kV/20ASiCIGBT芯片以JBS二極管以保證IGBT的額定電壓，并與IGBT芯片反向并聯(lián)以構成電流雙向二象限開關。他們重點研究了這些器件在不同工作條件下用于三相變換器時的熱行為，并通過器件的開關特性和正向特性、連續(xù)的熱運行測試和PLECS/COMSOL多物理場仿真等進行解釋。發(fā)現4.16kV中壓電網完全連接運行的功率損耗估計值與誤差最小的9.6kW下的實器件在高功率和高開關頻率下的熱性能進行評估。該三相三電平中點鉗位(3L-NPC)變換器的最大運行功率受限于每個三電平端子的最高結溫，這是關鍵的參數。由于通過端子的損耗分布是不均勻的，因此采用結溫及總變換器損耗兩個參數一并進行分析，并給出了結溫誤差估值。在4.16kV電網電壓和8kV直流母線電壓下，所開發(fā)的并網轉換40ASiCIGBT的最高工作結溫為175℃。在加熱平臺上采用雙脈沖測試(DPT)驗證了15kV/40AIGBT和高壓SiCMOSFET相比具有較小的傳導損耗，表明其非常適合在大功率和高溫下工作。在高達8kV的中壓直流母線和9.6kW功率條件運行下給出了器件在雙有源橋式(DAB)變換器應用中用15kV/40ASiCIGBT的趙正平:SiC電力電子學產業(yè)化技術的創(chuàng)新發(fā)展===============================================三相變換器在各種工作條件下的熱性能評估都令人滿意(最高結溫≤175℃)，并開拓了采用這種SiCIGBT變換器在高功率密度中壓領域的應用。制造SiCp-IGBT更容易，但研究人員通過采用各種襯底去除和研磨工藝已經成功制備出了n-IGBT。對于特高壓IGBT，為實現導通狀態(tài)下充分的電導調制，需要長的載流子復合壽命，已經證明在n型和p型厚外延層中該壽命大于10μs，因此有必要研究特高壓IGBT的性能并確定每種器件的應用空道和p溝道IGBT的性能權衡，并采用詳細的二維數值模擬方法進行了量化。模擬結果表明，對于給定的載流子壽命，n和p溝道IGBT的靜態(tài)導通性下降，加上在4H-SiC中電子和空穴遷移率的各向nIGBTpIGBT更優(yōu)越的關斷特性，這導致在4H-SiCn-IGBT在開關損耗和傳導損耗之間具有更好的平衡。對于n-IGBT，更小的晶體管增益還導致更高的動態(tài)雪崩電壓，因此其反向偏置安全工作區(qū)(RBSOA)也更大。這些結果說明，雖然由于目前缺少p型襯底使制造4H-SiCn-IGBT更加困難，但較低的開關損耗和更好的強度使其成為超高壓應用的更有吸引力的選擇。SiC-IGBT適合于高壓大電流的應用。對于緊湊、高效的電源變換器，開關損耗的最小化至關重要。因此，對SiC-IGBT動態(tài)行為的表征和獲得更快的開學和技術研究所的K.Koseki等人[62]對具有超快開關性能300kV/μs的中壓n溝道SiC-IGBT的動態(tài)行為進行了研究。在4H-SiC的碳面上制備了反向VnSiCIGBT線電壓5kV的雙脈沖測試和電感負載觀察器件的動態(tài)行為。發(fā)現柵極驅動電路的電流通路從主電路實現分離，對于安全穩(wěn)定運行至關重要。他們成功開發(fā)了柵極驅動電路與主電路相隔離且具有超快開關速度的新功率模塊，在接近150kW(5kV，30A)的高功率下工作確認了調制功率模塊的穩(wěn)定性。模塊具有較低的柵電阻，導通和關斷時分別為10Ω和1.1Ω;超快的開關速度，導通瞬態(tài)時開關損耗，導通損耗和關斷損耗分別為3.0mJ和3.6mJ。通過實驗證實了增加開關速度與降低開關損耗的優(yōu)勢。由于空穴遷移率遠低于電子遷移率，p溝道IGBT中p型漂移區(qū)的導通電阻遠大于n溝道IGBT的，因此n溝道IGBT在實際使用中具有更高的價值，特別是在大電流應用和低頻開關應用了采用載流子壽命增強工藝的低比導通電阻和超高壓的4H-SiCn溝道IGBT。通過150μm厚的n型漂移層和多場環(huán)終端實現了15kV的關斷電壓;采用熱氧化工藝的載流子壽命增強工藝將載流子壽命增加到3.05μs，以提高正向傳導特性。有源區(qū)面m下，芯片的正向壓降為5.4V，柵偏置20V下的集電極電流密度為55A/cm2，在此工作點的微分比導通電阻為21.2mΩ·cm2。n溝道SiCIGBT的制備需要具有較低電阻率的p型SiC晶圓。雖然已有一些關于p型SiC生長的報道，但是，通過PVT方法生長p型4H-SiC仍有挑戰(zhàn):如在重摻p型SiC模擬和實驗相結合的方法研究了p型SiC的生長。采用VRTM-PVTSiC軟件進行數值仿真計算，研究了坩堝中的溫度場和生長氣體的流動傳輸。為了確保鋁摻雜物的連續(xù)釋放，需要較低的生長溫度，以避免在早期生長階段鋁摻雜物的集中釋放。此外，以使晶體有合理的生長速率。通過對動態(tài)材料輸運路徑的系統(tǒng)研究，發(fā)現摻雜源的位置是確保不同生長階段Al源均勻釋放的關鍵。基于以上研究，采mpcm－3。拉曼光譜結果表明，該p型SiC完全為4H-SiC而沒有其他異質多型的電阻率圖譜結果表明，最低電阻率為0.30Ω·cm，趙正平