新編2015處理器(補(bǔ)充)

1COMPUTERORGANIZATIONTECHNOLOGY2Chapter3

OperationofcomputerorganizationandarchitectureinstructionsystemCPUoperationcoursepipelinenewtecnology3organizationandarchitecture1VON.NEUMANNarchitecture2

VON.NEUMANNarchitecturedevelopmentENIAC

istheBegining4VON.NEUMANNarchitecture特點(diǎn)：計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器和輸入輸出設(shè)備組成。指令和數(shù)據(jù)存放在存儲(chǔ)器中，按地址訪問。指令和數(shù)據(jù)以二進(jìn)制碼表示。指令由操作碼和操作數(shù)。指令在存儲(chǔ)器中存放，順序執(zhí)行，（程序存儲(chǔ)程序控制原理）。機(jī)器以運(yùn)算器為中心，IO與存儲(chǔ)器之間數(shù)據(jù)傳送通過運(yùn)算器來完成。5VON.NEUMANNarchitecturedevelopmentSystemorganizationdevelopmentCUMemorysystemIO

systemMulti-Bus6Von.Neumann計(jì)算機(jī)結(jié)構(gòu)的演化（二）控制部件設(shè)計(jì)多樣化邏輯電路設(shè)計(jì)微程序設(shè)計(jì)現(xiàn)代計(jì)算機(jī)系統(tǒng)采用了總線結(jié)構(gòu)Neumann結(jié)構(gòu)中各部分的連接。BUS（AB、DB、CB）BUS的邏輯斷開7Von.Neumann計(jì)算機(jī)結(jié)構(gòu)的演化（三）以存儲(chǔ)器為計(jì)算機(jī)的中心存放數(shù)據(jù)和程序的地方存儲(chǔ)器的發(fā)展控制總線控制讀寫數(shù)據(jù)總線傳輸?shù)刂房偩€選取數(shù)據(jù)單元（一般以字節(jié)為基本單元）分類：ROM,RAM,PROM,EPROM,EEPROM存儲(chǔ)器有RAM組成存儲(chǔ)器的操作過程8Von.Neumann計(jì)算機(jī)結(jié)構(gòu)的演化（四）輸入輸出系統(tǒng)的功能加強(qiáng)程序控制方式中斷方式DMA方式通道方式外圍處理機(jī)（PPU）雖然計(jì)算機(jī)已有很多變化，對(duì)馮諾伊曼的許多方面作了改進(jìn)，但從本質(zhì)上還沒有較大的體系結(jié)構(gòu)變化，還遵循著“程序存儲(chǔ)程序控制原理”，因此，現(xiàn)代計(jì)算機(jī)還是馮氏計(jì)算機(jī)系統(tǒng)。9指令系統(tǒng)指令系統(tǒng)是計(jì)算機(jī)能力的體現(xiàn)；指令系統(tǒng)是計(jì)算機(jī)能夠執(zhí)行的各種操作的集合。內(nèi)容：指令系統(tǒng)的基本概念指令字長和指令格式10指令系統(tǒng)的基本概念（1）計(jì)算機(jī)語言：機(jī)器語言、匯編語言、高級(jí)語言機(jī)器語言是計(jì)算機(jī)唯一能夠識(shí)別并執(zhí)行的語言由二進(jìn)制編碼表示一條指令規(guī)定一個(gè)操作所有的指令構(gòu)成了指令系統(tǒng)匯編語言使用反映指令功能的助記符表達(dá)的計(jì)算機(jī)語言與指令一一對(duì)應(yīng)。匯編程序進(jìn)行匯編，生成機(jī)器語言程序高級(jí)語言是面向用戶的語言上兩種是面向機(jī)器的語言編譯和解釋11指令系統(tǒng)的基本概念（2）指令系統(tǒng)的設(shè)計(jì)是計(jì)算機(jī)系統(tǒng)設(shè)計(jì)核心問題是軟硬件的交界面完善的指令系統(tǒng)應(yīng)該具備的條件指令系統(tǒng)完備（基本指令，復(fù)雜指令）指令系統(tǒng)支持最高效率執(zhí)行指令編碼合理（操作碼支持多種數(shù)據(jù)類型、數(shù)據(jù)表示）采用系列機(jī)概念12指令字長和指令格式機(jī)器字長：計(jì)算機(jī)能夠直接處理的二進(jìn)制位數(shù)，決定了運(yùn)算精度，一般與主存單元長度一致。一條的指令字長是指令中包含二進(jìn)制的位數(shù)。單字長指令、雙字長指令、多字長指令。多字長指令：訪存地址位長，訪問空間大，需多個(gè)主存周期讀取，降低了取指速度。指令格式：操作碼+操作數(shù)（數(shù)或地址）13操作碼規(guī)定指令的操作類型（作用）每條指令都規(guī)定一個(gè)操作碼。一般N位編碼能表示2N條指令指令的操作碼種類繁多，因此，編碼有學(xué)問平均編碼長度信息熵用短的編碼表示使用頻度高的指令。14操作數(shù)單操作數(shù)指令雙操作數(shù)指令多操作數(shù)指令功能特點(diǎn)指令助記符15中央處理器CPUcpu是計(jì)算機(jī)的核心電路，人的大腦cpu的主要功能：運(yùn)算、控制cpu的組成：運(yùn)算器、控制器、寄存器和相關(guān)電路3.3.1主要寄存器3.3.2運(yùn)算器3.3.3控制器

161主要寄存器寄存器使CPU內(nèi)部的存儲(chǔ)信息單元，負(fù)責(zé)存放數(shù)據(jù)、地址、狀態(tài)和控制信息，可以減少對(duì)內(nèi)存的訪問，從而提高計(jì)算機(jī)的速度。Accumulator:AC是CPU中一個(gè)重要的Register，有許多與之相關(guān)的累加器指令，主要功能：運(yùn)算前保存一個(gè)操作數(shù)（被加數(shù)、被減數(shù)），運(yùn)算后：保存運(yùn)算結(jié)果。ProgramCounter:

存放下一條要執(zhí)行的指令地址，有自動(dòng)加1功能。程序開始，分支轉(zhuǎn)移。AddressRegister:

用來存放指令或操作數(shù)的地址。是一個(gè)暫存單元。訪存時(shí)，讀寫用。DataRegister:用于存放數(shù)據(jù)和指令。InstructionRegister:CommonRegisterGroup:FlagRegister:

用來運(yùn)算結(jié)果的特征和運(yùn)算器的狀態(tài)。在上述R中除IR、AR、DR，程序員不能使用外，其余的寄存器都可以使用。172運(yùn)算器運(yùn)算器是進(jìn)行數(shù)據(jù)變換和運(yùn)算的功能部件，核心為ALU。功能：算術(shù)邏輯運(yùn)算。組成：加法電路、邏輯電路、寄存器。運(yùn)算：任何數(shù)學(xué)問題可劃減為加法和移位運(yùn)算。控制：有譯碼器產(chǎn)生的控制信號(hào)來控制。輸入：接收二進(jìn)制數(shù)據(jù)，來源AC、其他Register和FR。輸出：結(jié)果存放與AC，標(biāo)志傳送給FR。發(fā)展：專用運(yùn)算電路，并行加法器。183控制器控制器是用來控制程序的執(zhí)行，協(xié)調(diào)各功能模塊的部件。是計(jì)算機(jī)工作的指揮調(diào)度中心。功能：譯碼分解微操作、生成統(tǒng)一節(jié)拍的控制信號(hào)、驅(qū)動(dòng)各功能部件有條不紊的工作。組成：時(shí)序部件、寄存器組和微操作控制電路（譯碼器）。時(shí)序部件：包括主時(shí)鐘源、節(jié)拍發(fā)生器和起?？刂七壿嫛６〞r(shí)信號(hào)：CPU工作周期性需要精確的定時(shí)信號(hào)，時(shí)鐘發(fā)生器時(shí)鐘周期：兩個(gè)相臨的脈沖前沿的時(shí)間間隔（狀態(tài)T），是計(jì)算機(jī)工作的最小時(shí)間單位。指令時(shí)序：指令執(zhí)行時(shí)，為其包含的微操作制訂的工作時(shí)間表。機(jī)器周期：完成一個(gè)基本操作所需的時(shí)間，可包含若干個(gè)時(shí)鐘周期。指令周期：完成一條指令所需要的機(jī)器周期數(shù)。指令周期（1~n個(gè)機(jī)器周期）T1機(jī)器周期M2。。。T2T3TnT1T2T3T4…Tn。。。T4…機(jī)器周期M1分頻：功能部件的一個(gè)執(zhí)行周期包含的時(shí)鐘周期數(shù)倍頻：功能部件的工作頻率為基頻的倍數(shù)基頻：系統(tǒng)提供的工作時(shí)鐘超頻：實(shí)際工作頻率超過額定頻率19微操作信號(hào)產(chǎn)生電路的設(shè)計(jì)方法微操作控制部件的功能：根據(jù)操作碼和時(shí)序信號(hào)產(chǎn)生操作控制信號(hào)，建立數(shù)據(jù)通路，完成指令功能。指令===〉微操作控制信號(hào)主要設(shè)計(jì)方法數(shù)字邏輯設(shè)計(jì)方法微程序設(shè)計(jì)方法20數(shù)字邏輯設(shè)計(jì)方法組合邏輯控制器的設(shè)計(jì)思想：把指令系統(tǒng)中各指令執(zhí)行時(shí)要求的微操作綜合歸納，形成微操作集；把微操作集中各微操作執(zhí)行所要求的電路、時(shí)鐘考慮進(jìn)去，用數(shù)字邏輯電路實(shí)現(xiàn)。工作步驟：1、分解指令歸納成若干微操作（電路操作）；2、將微操作結(jié)合指令周期的時(shí)鐘信號(hào)考慮，采用普通的邏輯電路設(shè)計(jì)方法。3、對(duì)全部指令的微操作進(jìn)行綜合分析，求出各個(gè)微操作對(duì)應(yīng)的邏輯表達(dá)式，設(shè)計(jì)出操作控制線路。4、每個(gè)微操作的輸出，是一個(gè)微操作控制信號(hào)，用來對(duì)機(jī)器進(jìn)行控制。21微程序設(shè)計(jì)方法微程序設(shè)計(jì)：把CPU的每步操作當(dāng)作一個(gè)微命令（微操作）；由微操作組合成微指令；由微指令編寫微程序，解釋執(zhí)行機(jī)器指令。微程序固化到控存中。將程序存儲(chǔ)控制原理引入到CPU的控制電路中。優(yōu)點(diǎn)：缺點(diǎn)：1、設(shè)計(jì)規(guī)整化1、結(jié)構(gòu)復(fù)雜2、可修改性2、運(yùn)算數(shù)度慢3、可擴(kuò)充性4、可變的系統(tǒng)結(jié)構(gòu)22計(jì)算機(jī)的工作過程簡單地說計(jì)算機(jī)的工作過程就是程序的執(zhí)行過程。程序--〉指令序列--〉取指、分析、取數(shù)和執(zhí)行，周而復(fù)始。指令執(zhí)行過程：取指：分析：取數(shù)：執(zhí)行：

合為分析階段23工作過程分析24計(jì)算機(jī)工作過程事例分析例：5+6=？LDA，5；ADDA，6；MOV（8），A；STOP；

000000010101000001010200000000030000011004000001100500001000060000011107080000101125流水線技術(shù)流水線技術(shù)是在現(xiàn)代計(jì)算機(jī)設(shè)計(jì)中，被廣泛使用并且效果卓著的技術(shù)之一。主要內(nèi)容：3.5.1流水線的基本概念3.5.2流水線的種類3.5.3流水線的相關(guān)問題26加快計(jì)算機(jī)語言的解釋速度的方法選用更高速的硬件、用更好的運(yùn)算方法、提高指令內(nèi)各微操作的并行程度、減少解釋過程所需的拍數(shù)等措施。采用同時(shí)解釋兩條、多條以至整段程序的控制方式。重疊和流水是其中常用的控制方式。本章主要講述這兩種方式的基本原理、實(shí)現(xiàn)中要解決的主要問題和辦法，以及性能分析。27時(shí)間重疊的基本原理張三，李四，王五，趙六每人要洗一包衣服。洗衣服的過程包括：用洗衣機(jī)30分鐘烘干機(jī)30分鐘熨燙30分鐘把衣服打包需30分鐘28串行洗衣店串行洗衣店需要8個(gè)小時(shí)完成4個(gè)工作量如果他們采用時(shí)間重疊技術(shù)呢？29流水化的洗衣店、盡可能早的開始工作流水化洗衣店3.5個(gè)小時(shí)完成4個(gè)工作量301流水線的基本概念流水線名詞來源流水線技術(shù)內(nèi)涵流水線描述圖示工業(yè)裝配流水線工藝將一個(gè)重復(fù)的處理過程分解成若干個(gè)字處理過程，每個(gè)子過程可以與其他的子過程同時(shí)處理。流水線的關(guān)鍵問題：1、任務(wù)分解2、瓶頸問題----每個(gè)子功能部件工作時(shí)間相同3、速度----吞吐率取決于子任務(wù)穩(wěn)定添加速度比較：一條指令的執(zhí)行時(shí)間流水執(zhí)行的指令時(shí)間311流水線的基本概念取指令分析指令執(zhí)行指令寫結(jié)果以上是早期的處理器的工作過程,由于效率不高,所以出現(xiàn)了流水線技術(shù),采用指令流水線，能使各操作部件同時(shí)對(duì)不同的指令進(jìn)行加工,提高了機(jī)器的工作效率。從另一方面講,當(dāng)處理器可以分解為m個(gè)部件時(shí)，便可以每隔1/m個(gè)指令期解釋一條指令,加快了程序的執(zhí)行速度,但對(duì)指令的執(zhí)行速度并沒有加快。

8086CPU的流水技術(shù)322流水線的種類指令流水線是將指令的整個(gè)執(zhí)行過程按流水線部件進(jìn)行分段處理。典型的指令執(zhí)行過程是取指令一指令譯碼一形成地址一取操作數(shù)一執(zhí)行指令、回寫結(jié)果一修改指令指針。數(shù)據(jù)流水線是指浮點(diǎn)運(yùn)算、乘法、除法等都需要多個(gè)機(jī)器周期才能完成，為了加快運(yùn)算速度，把流水線技術(shù)引入到運(yùn)算操作部件中，就形成了運(yùn)算流水線。指令分解：取指譯碼形址取數(shù)執(zhí)行寫數(shù)修改PC浮點(diǎn)流水線對(duì)階尾數(shù)相加規(guī)格化33指令間的相關(guān)是指由于一段機(jī)器語言程序的相近指令之間出現(xiàn)了某種關(guān)聯(lián)，因它們不能同時(shí)被解釋，使指令流水線出現(xiàn)停頓，從而影響指令流水線的效率。指令間的相關(guān)大體可分控制相關(guān)（controldependency）部件相關(guān)（unitdependency）數(shù)據(jù)相關(guān)（datadependency）3流水線的相關(guān)問題

控制相關(guān)當(dāng)一條指令要等前一條（或幾條）指令作出轉(zhuǎn)移方向的決定后才能開始進(jìn)入流水線時(shí)，便發(fā)生控制相關(guān)。措施有

1.延遲轉(zhuǎn)移法2.猜測轉(zhuǎn)移法部件（設(shè)備）相關(guān)當(dāng)多條指令進(jìn)入流水線后，在同一機(jī)器時(shí)鐘內(nèi)爭用同一部件，此時(shí)發(fā)生部件相關(guān)。措施有1.停一拍2.增加專用設(shè)備數(shù)據(jù)相關(guān)數(shù)據(jù)相關(guān)在幾條相近的指令間共用同一個(gè)存儲(chǔ)單元或寄存器時(shí)發(fā)生。數(shù)據(jù)相關(guān)有三種情形，讀--寫相關(guān)（先寫后讀，即RAW--ReadAfterWrite）、寫--讀相關(guān)（先讀后寫，即WAR--WriteAterRead）、寫--寫相關(guān)（先寫后寫，WAW--WriteAfterWrete）。解決這種數(shù)相關(guān)，可采用數(shù)據(jù)旁路（bypassing）或稱數(shù)據(jù)內(nèi)部傳遞（internalforwarding）技術(shù)。34高性能處理機(jī)技術(shù)常見的多發(fā)射技術(shù)超標(biāo)量技術(shù)超流水線技術(shù)超長指令字技術(shù)超標(biāo)量（superscalar）技術(shù)是指可以在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并行發(fā)送多條獨(dú)立指令，即以并行操作方式將兩條或兩條以上指令，編譯、執(zhí)行之。需要多套執(zhí)行設(shè)備，用空間換時(shí)間。

超長指令字（VLIW）采用多條指令在多處理部件中并行處理的體系結(jié)構(gòu)。VLIW是由編譯程序在編譯時(shí)挖掘出指令間潛在的并行性后，把多條能并行執(zhí)行的操作組合成一條具有多個(gè)操作段的超長指令流水線技術(shù)使計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)產(chǎn)生重大革新。另一出路是開發(fā)多發(fā)射技術(shù)，即設(shè)法在一個(gè)時(shí)鐘周期內(nèi)發(fā)出多條指令

超流水線（superpipelining）技術(shù)是流水線的執(zhí)行周期為機(jī)器周期的1/n；即將機(jī)器周期分成n個(gè)子周期，每個(gè)子周期發(fā)射一條指令。通用微處理器微處理器MicroProcessingUnit，CPU是一種通用的MPU。CPU是計(jì)算機(jī)的核心，具有運(yùn)算能力和控制能力。CPU的功能：算術(shù)邏輯運(yùn)算保存少量數(shù)據(jù)譯碼并執(zhí)行規(guī)定操作與存儲(chǔ)器和外設(shè)交換數(shù)據(jù)提供系統(tǒng)的定時(shí)和控制信號(hào)相應(yīng)中斷請求CPU的組成：算術(shù)邏輯部件累加器和通用寄存器程序計(jì)數(shù)器、指令寄存器和譯碼器時(shí)序和控制部件主要內(nèi)容：5.18086/8088CPU5.2IBMPC微機(jī)及工作原理5.316位MPU到32位MPU的過渡5.4Pentium系列處理器5.5通用MPU的評(píng)價(jià)5.6RISC技術(shù)8086/8088CPUIntel8086/8088芯片引腳介紹8086/8088CPUIntel8086/8088特點(diǎn)與以前的4位、8位微處理器相比，特點(diǎn)鮮明。集流水線、寄存器結(jié)構(gòu)、總線結(jié)構(gòu)、復(fù)雜指令于一身的經(jīng)典微處理器。結(jié)構(gòu)圖最早采用流水線結(jié)構(gòu)的微處理器采用分時(shí)服用的總線結(jié)構(gòu)存儲(chǔ)器空間進(jìn)行分段管理豐富的指令集豐富的寄存器組容易構(gòu)成的時(shí)序系統(tǒng)8086/8088CPU最早采用流水線結(jié)構(gòu)的微處理器采用分時(shí)復(fù)用的總線結(jié)構(gòu)存儲(chǔ)器空間進(jìn)行分段管理8086實(shí)用20為地址信號(hào)，可尋址1MB地址空間。存放地址的寄存器IP、SP、BP、SI、DI只有16位。段（邏輯段）：最多可包含64KB；起始地址（基址）是一個(gè)能被16整除的數(shù)，最后4位為0；基址是用軟件設(shè)置；段和段可連續(xù)、分開、重疊。分段好處：指令涉及16位地址，簡短長度；編程時(shí)，程序員不用考慮程序裝配問題，交與操作系統(tǒng)管理。豐富的指令集復(fù)雜指令集CPU的代表。24種尋址方式，支持多種數(shù)據(jù)結(jié)構(gòu)。增加了乘除法指令、數(shù)據(jù)串指令等。能對(duì)16位字?jǐn)?shù)據(jù)操作，也能對(duì)8位字節(jié)數(shù)據(jù)操作。豐富的寄存器組Flagregister1514131211109876543210OFDFIFTFSFZFAFPFCF容易構(gòu)成的時(shí)序系統(tǒng)8086對(duì)機(jī)器周期概念進(jìn)一步拓展，可以通過總線周期來理解。一個(gè)總線周期由四個(gè)時(shí)鐘周期組成，T1、T2、T3、TW、T4。T1T2T3TwT4TiTiT1T2T38086總線周期時(shí)序發(fā)出地址信息從AB上撤消地址信息，AB浮空發(fā)送數(shù)據(jù)于DB結(jié)束等待IO設(shè)備讀數(shù)據(jù)總線空閑IBMPC微機(jī)及工作原理IBMPC結(jié)構(gòu)圖主要芯片8087運(yùn)算協(xié)處理器8089IO協(xié)處理器8288總線控制器8289總線仲裁器8284時(shí)鐘發(fā)生器8282鎖存器8286數(shù)據(jù)收發(fā)器8237DMA控制器8259中斷控制器8253定時(shí)計(jì)數(shù)器8255并行接口IBMPC微機(jī)及工作原理主要內(nèi)容：IBMPC中數(shù)據(jù)的存儲(chǔ)IBMPC的分段存儲(chǔ)結(jié)構(gòu)IBMPC的工作過程IBMPC中數(shù)據(jù)的存儲(chǔ)8088有20條AB，可尋址1MBYTE；每個(gè)BYTE存儲(chǔ)單元有唯一地址，無符號(hào)整數(shù)；地址范圍：00000H~0FFFFFH；按字存放時(shí)，“先低地址字節(jié)，后高地址字節(jié)”的原則，推廣當(dāng)存放雙字時(shí)，“先低字，后高字”；規(guī)則存放：字?jǐn)?shù)據(jù)從偶數(shù)地址開始存放；不規(guī)則存放（不提倡）20000HAA5520002H554420004H332220006H……55AAH22334455HIBMPC的分段存儲(chǔ)結(jié)構(gòu)8086的內(nèi)部寄存器是16位（地址的寬度大于字長）。顯然，不能用16位的寄存器來實(shí)現(xiàn)對(duì)220＝1M字節(jié)單元的尋址。為此，引入了存儲(chǔ)器“分段”的概念，即把1M字節(jié)內(nèi)存空間分成若干段。每段最大可達(dá)64K字節(jié)－－可由16位寄存器進(jìn)行尋址。段的起始地址成為“段基址”，要訪問的單元距段基址的距離（字節(jié)數(shù)）為“偏移量”（Offset）。……段的起始地址偏移量要訪問的單元段IBMPC的分段存儲(chǔ)結(jié)構(gòu)程序設(shè)計(jì)時(shí)，使用的是邏輯地址。邏輯地址由“段基址”和“偏移量”構(gòu)成（均為16位）?！岸位贰庇啥渭拇嫫鰿S、DS、SS和ES提供；“偏移量”由BX、BP、IP、SP、SI、DI或根據(jù)尋址方式計(jì)算出的有效地址EA（EffectiveAddress）提供*。注意：①每個(gè)存儲(chǔ)單元有唯一的物理地址，但它卻可由不同的“段基址”和“偏移量”組成。例如：

1200H:0345H12345H 1100H:1345H12345H②

除非專門指定，一般情況下，段在存儲(chǔ)器